ロードマップでわかる!当世プロセッサー事情 第659回
ISSCC 2022で明らかになったZen 3コアと3D V-Cacheの詳細 AMD CPUロードマップ
2022年03月21日 12時00分更新
同じトランジスタを使いつつ消費電力減を実現
ついでに、トランジスタ周りの話も説明したい。まず基本的なパラメーターだが、Zen 2とZen 3では基本的に同じプロセスなので、プロセス自体をいじって性能を上げることはできない。
そこで、同じトランジスタを使いつつ、Zen 2→Zen 3ではそれぞれ動作周波数を4~6%引き上げることを目標にしたとする。また、トランジスタもMid VT(中間的な電圧)やLow VT(低電圧)を使う比率を高めており、全体的に消費電力を下げる工夫が効いているとした。
| トランジスタの比率 | ||||||
|---|---|---|---|---|---|---|
| Zen 2 | Zen 3 | |||||
| High VT | 13% | 12% | ||||
| Mid VT | 48% | 43% | ||||
| Low VT | 39% | 45% | ||||
この結果として、同じ消費電力での動作周波数は、4~6%向上したとしている。もちろんIPCを引き上げる工夫もZen 2→Zen 3ではあり、結果としてトータルで20%ほどの性能/消費電力比の向上が実現した、という話である。
ということで、なんとか実際に製品が出る前に、3D V-Cacheにまつわる話ができた。あとは実際に性能はどうか? で、これは製品が入手できてからのお楽しみである。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 - この連載の一覧へ





