Ice Lake-SPのダイサイズは巨大
ウェハー1枚から77個しか取れない
3月18日に、新CEOであるPat Gelsinger氏が「3月23日に最新情報をウェブキャストで流す」とメンションしたが、その予告ページに掲載された写真が、どうみてもIce Lake-SPの28コア版である。
実際、中央を切り出した写真とIce Lake-SPの模式図を比較するとそっくりである。
上の画像の中央を切り出した写真。手前左端がPCIe Gen4で、そこから右に向かって順にメモリーコントローラー、Ice Lakeコア、メモリーコントローラー、Ice Lakeコア×2、PCIe Gen4とくる。模式図の右端の並びである
これがIce Lake-SPのウェハー写真だ、という前提で再び予告ページに掲載された写真を見直すと、ウェハー上の配置はおおむね下図のようになる。推定ダイサイズは37×18mm前後で660mm2近くなる。ウェハー1枚から、わずか77個しか取れない計算だ。相変わらず巨大なダイの形で提供されることになりそうである。
Xe-HPGが発表?
最後はGPUの話だ。3月19日、Intel Graphicsの公式アカウントが謎のティザーを公開した。
Xe HPG microarchitecture teaser = ???? pic.twitter.com/kdzBokBiW4
— Intel Graphics (@IntelGraphics) March 18, 2021
Xe-LPと書かれたチップ(?)に光があたり、Xe-HPGに変化してゆくというものだが、変化し終わったチップ(?)の側面に謎の数字が記載されている。
どう見ても二進数なので、これを十進数にすると35、160、237、208になる。そこでhttp://35.160.237.208/ に行くと、https://xehpg.intel.comにリダイレクトされる。
https://xehpg.intel.comのページ。Scavenger(ゴミあさり)呼ばわりされるし……(scavenger huntは借り物競争という意味なので、インテルに悪意がないのは理解しているが)
おそらくは3月26日の朝9時(太平洋時間:日本時間で3月27日の深夜2時)に「何か」が発表されるようだ。Xe-HPGの製品発表というのが一番普通の予測であるが。これに関しては今のところ事前情報がなにもないので、筆者もとりあえずは楽しみにしていたいと思う。それはともかく、Twitterのブロック解除してもらえませんかね……
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 - この連載の一覧へ














