ロードマップでわかる！当世プロセッサー事情 第453回

10nmプロセスの遅延でWiskey LakeとCascade Lakeが浮上　インテル CPUロードマップ

2016年～2018年のインテルCPUのロードマップ

10nmプロセスの遅れで変更に次ぐ変更の
プロセッサーロードマップ

　問題はここからの話である。なんかもうロードマップが延々と変わっているので筆者も混乱気味である。そこで整理も兼ねてアーキテクチャーの変遷をまとめてみた。下図は昨年8月頃のアーキテクチャーロードマップである。

2017年8月頃のアーキテクチャーロードマップ

　Kaby LakeとCoffee Lakeの関係は連載420回で書いたが、いずれにしてもこの時点ではCannon Lakeが10nmプロセスの遅れもあって後退していることを受けて、中継ぎとして投入された形だ。ただ単にKaby Lake Refreshではなく、プロセス変更(14nm+→14nm++)とコア数増加(4→6)という新機能も入ったことで、一応新製品としての面目は立った形になる。ここまではいい。問題はここからだ。

　10nmはこの後も順調に遅れている。基本的なところで「ハイパースケーリングがやっぱり無理だった」という話である。具体的には、まずMetal Pitch。インテルの10nmでは36nmにするとしているが、これはTSMCの7nm相当以下である。

Metal Pitchは、トランジスタと同じ層に形成する配線の間隔だ

　TSMCなどはこの36nmをEUV(Extreme Ultraviolet：極端紫外線)を使って露光することで実現する計画で、EUVそのものの問題はいろいろあるものの、36nmの実現性そのものはわりと堅いのに対し、インテルはこれをArF+液浸のQuad Patterning(SAQP)でやろうとしており、これは困難ではないかと見られていたのだが、やっぱり困難でしたという話である。

　もう1つがContact Over Active Gate。連載419回の説明でも「実用化にあたっては、特に信頼性の問題が大きく、これまでなかなか実用化にこぎつけなかった。」と書いたが、やっぱり困難なことに変わりはなく、いろいろ問題が出まくっているらしい。

トランジスタの外にContactを設ける必要がない分、面積を10%ほど削減できるのは理にかなっている

　この対策としてインテルはEUVを前倒しして10nm世代にも持ち込むという話も出ているが、EUVそのものの実用稼動は2019年以降になるため、当面はArF+液浸のSAQPでやるしかない。

　ここまで遅れてるなら、もうGate Pitchを40nmくらいまで広げた中間ノードを新たに作って、そこにあわせて物理層の再設計をしたほうが早く製品が出てくるのではないかと思いたくなるが、もちろんその再設計のコストはシャレにならないわけで、今のところそうした方策が採られる気配はない。ということは、当面どうしようもない。このままでは、2018年内に10nmプロセスを利用した量産品はほとんど出てこないだろう。

　これをうけて、まずKaby Lake Refreshの後継で、Kaby Lake Refresh Refreshとも言うべきWiskey Lakeが昨年末に急遽沸いてきた。

Wiskey Lakeがアーキテクチャーロードマップに浮上

　これは本当にCannon Lakeが登場するまでの中継ぎであって、最大でも4コア構成になるようだ。モバイル向けということでCoffeeLakeほどには最大動作周波数を引き上げる必要はなく、むしろ15Wや35Wの枠の中でどれだけ動作周波数を上げられるか、という類の製品なのでプロセスも14nm++ではなく14nm+のようだ。

　もう本当にKaby Lake Refresh Refreshという感じである。厳密に言うと後述する新機能が追加されるとはいえ、Kaby Lake RefreshおよびCannon Lake Refreshとのプラットフォーム互換性(これはOEMベンダー向けという意味での互換性であって、そもそもパッケージもLGA 1151ではないBGAタイプなので、抜いて差し替えられるという意味ではない)には配慮されているようで、そういう意味でも本当に中継ぎである。