スーパーコンピューターの系譜　最後のベクトルマシンとなったCray X1

2015年09月28日 12時00分更新

文● 大原雄介（http://www.yusuke-ohara.com/）　編集●北村／ASCII.jp

　前回までTeraのMTAアーキテクチャーの系譜を解説したが、Cray Inc.はもう1つの過去の資産を抱えていた。それはCRAY-1から始まる、ベクトルプロセッサーの系列である。

Cray X1

　CRAY Y-MP以降の話は連載279回で書いたが、ベクトル長を増やしたり、プロセッサー数を増やしたり、さらにはSupertek Computersを買収、同社の製品をベースにプロセスのCMOS移行を進めるなど改良を加えつつ、最終的にSGIの傘下でCRAY SV1を開発。

　そしてSV2のロードマップを示しつつもSGIの傘下を離れたことでSV2が消えてしまったところまで紹介した。さてこれがCray Inc.となってどうなったか？　というのが今回の話である。

　当たり前だが既存のユーザーが多数いるため、Cray Inc.はSV1までのベクトルマシンについても引き続きサポートを継続しているが、もちろん既存のユーザーからはこれの高性能化を求める声が出ることになる。

　その声を受けてCRAYが投入した最後のベクトルマシンがCray X1である。今回はこのCray X1を解説するが、その前に前身であるSV1の話をしよう。

データキャッシュを追加した
J90の後継マシン「SV1」

　以前連載279回で解説した通り、CRIは自社開発で100MHz駆動のJ90を開発。これを高速化したJ90SEの後で、さらに積極的にプロセス微細化で300MHz駆動を実現したSV1に至る。

　そのSV1のベクトルプロセッサーの内部構造は以下の画像の通り。C90までとの大きな違いは、CPUの内部ブロックとメモリーコントローラーの間に256KBのデータキャッシュが入ったことだろうか。

SV1のベクトルプロセッサーの内部構造。こちらは“Cray SV1 Application Optimization Guide - S-2312-36”からの抜粋。表現の仕方が違うのでわかりにくいが、連載279回で解説したC90の内部構造と非常に似ている

　Crayの場合、以前から命令キャッシュを搭載しており、またJ90の世代では1KBのデータキャッシュも追加されているが、これが256KBに拡張された形だ。

　またSV1では新たにMSP(Multi-Streaming Processor)と呼ばれるものが追加された。これは4つのSV1のベクトルプロセッサーと組み合わせる形で搭載されており、4つのベクトルプロセッサーを1つにまとめる働きをする。

　MSPを使わない場合、各々のベクトルプロセッサーは2つのベクトル命令パイプを持つプロセッサーなのでこれが4つある形だが、MSPを使うとこれがあたかも8つのベクトル命令パイプを持つ1つのプロセッサーとして扱えるようになる。

　下の画像は2000年の頃のSV1のロードマップであるが、当初リリースされた製品は300MHz動作で、ベクトルプロセッサー1個あたりの性能は1.2GFLOPSとなる。これが2001年には500MHzまで動作周波数を引き上げたSV1eが投入され、さらにメモリーサブシステムを強化したバージョンがその後続くことになっていた。

SV1のロードマップ。出典は2000年11月に開催されたSC2000におけるCray Inc.の発表資料より。すでにSV1の拡張版は発表されている時期である

　この時点ではまだSV2の名前が残っているが、それはまた後の話として、もう一度上の画像を見ていただこう。J90のシステムのField Update(客先にCPUモジュールを持っていって交換)が可能、というのがSV1のもう1つの特徴である。

　実際2000年11月の時点で59のJ90ベースのシステムがSV1に交換されており、さらにやはり59システムが新たにSV1ベースで納入され、トータルで2400以上のSV1プロセッサーが稼動していることが明らかにされている。

　これに続くSV1eはすでに2000年にわずかながらサンプル出荷が開始されており、2001年から本格出荷が始まった。プロセスを微細化したことで500MHz稼動が可能になりベクトルプロセッサー1個あたり2GFLOPS、4つのベクトルプロセッサーをMSPで束ねることで8GFLOPSの性能を出すようになっている。