今回からは久しぶりに、ロードマップ情報の更新をしたい。まずは2011年5月以来となるNVIDIA GPUのロードマップの最新情報をお届けしよう。
GTX 670と660 Tiはほぼ同じコア
GK104の歩留まりは良好?
連載151回で掲載したNVIDIA GPUのロードマップは、「GeForce GTX 680」と「GeForce GTX 690」が発表されたあたりまでなので、まずはこの続きから始めよう。
2012年5月に、まず「GeForce GTX 670」がリリースされた。構成的にはKeplerの「GK104」コアをベースとした製品ながら、SMXをひとつ減らした低価格版である。Kepler世代の場合、192個の「CUDA Core(シェーダー)+1次キャッシュ+テクスチャユニット」などの周辺回路を組み合わせた塊を、「SMX」(Streaming Multiprocessor eXtreme)と呼ぶ。このSMXを2基まとめたものを「GPC」(Graphics Processing Cluster)と称しており、GK104コアはGPCを4つ搭載する。トータルのCUDA Core数は、192×2×4=1536個となる計算だ。
ではGeForce GTX 670はというと、GPCの数が4基なのは同じなのだが、うち3基のGPCはSMXを2基搭載するのに、残り1基だけはSMXの片方が無効化され、1基となっている。そのためトータルのSMXの数は7基になり、CUDA Core数は192×2×3.5=1344個になるわけだ。
また動作周波数も定格で1005MHzから915MHzに、ブースト時でも1058MHzから980MHzとやや引き下げられた。GTX 680との違いはその程度で、メモリーバスは256bit幅、転送速度6GHz(正確には6008MHz)がそのまま維持された。結果として、GeForce GTX 670はメインストリーム向けとして、手ごろな性能を手ごろな価格で提供できるようになった。消費電力がGeForce GTX 680よりやや低いという程度に止まったのは、致し方ないところか。
続いて2012年8月に発表されたのが、「GeForce GTX 660 Ti」である。コアそのものはGeForce GTX 670とまったく変わらず、1344個のCUDA Coreを915MHzで駆動という構図に変化はない。その一方で、メモリーバス幅が256bitから192bitに削減された。
670と660 Tiで同じコアを使うということは、予想以上にGK104の歩留まりがいいと考えてよさそうだ。元々GK104のダイサイズは294mm2、トランジスター数は35.4億とされており、「GeForce GTX 580」の「GF110」に比べると、それほど大きいとは言えないが、小さくもない。そのため量産すると、ある程度の確率で欠陥のあるダイが発生する。その欠陥部分を含むSMXを無効化することで、ダイを救って製品として使えるようにするのが、GeForce GTX 670の主目的であることは言うまでもない。
だが歩留まりがもう少し悪いと、複数のSMX部分にまたがって欠陥があったり、欠陥はあるけど動作周波数が上がらない(消費電力が急増する)といったダイが、ぼちぼち出てくることがある。こうしたダイを救うために、SMXを2基無効にするとともに動作周波数をもう少し下げることで、こうしたダイでも利用できるような配慮をするのが一般的な考え方だ。
ところがGeForce GTX 660 Tiは、GeForce GTX 670と同一の構成・動作周波数である。つまり、より低い歩留まりに対処する配慮が必要ないということになるからだ。とはいえ、製品差別化のための性能とコストダウンの配慮は必要で、この結果がメモリーバスの削減につながったと考えられる。

この連載の記事
-
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート - この連載の一覧へ