MCMでのデュアルコア化でイージーにCPUを増やす
Pentium Pro世代での2~4CPU構成は、サーバー用途には広く利用されたが、ことデスクトップ向けにはなかなか普及しなかった。これは一重にインテルの価格政策によるものである。インテルはこうした2~4CPU構成を可能とするCPUやチップセットには、通常のデスクトップ/ノート向けよりもはるかに高い値段付けをした。ゆえに、サーバーなどの場合は性能が必要だから許容されたが、デスクトップ向けではほとんど利用されなかった。
ただし、市場は関心がなかったわけではない。例えば当時、Socket 370を2つ搭載し、ちょっとばかり細工をした「Celeron」をデュアル動作させられた「ABit BP6」が、自作市場で人気を博したことからも想像できる。
この方針をインテルが緩めざるをえなかったのは、「Pentium 4」の世代である。処理性能でAMDの「Athlon 64」に追いつかず、さらにデュアルコアの「Athlon 64 X2」の登場が目前に迫っていたこともあり、「論理的には2CPUだが、物理的には1CPU」という構成をひねり出した。これがMCM(Multi Chip Module)を使った、図3のような構成である。
この方式には以下のような利点があった。
- ●性能を引き上げながら、消費電力を低く抑えることが可能になった。
CPUの場合、ある程度以上の動作周波数で動かすためには、CPUへのコア電圧を引き上げる必要がある。消費電力はこのコア電圧の2乗に比例して増えるため、急速に消費電力が増える傾向があった。
逆に、少し動作周波数を下げるだけで大幅に消費電力が減るため、ダイを倍に増やしても消費電力は、ダイひとつの場合とほぼ同等に保つことが可能になる。
しかもダイの数が増えたことで、ダイ1個あたりの性能が若干落ちてもトータルの性能は大幅に向上した。
- ●既存のCPUパッケージにそのまま収まるため、BIOSのアップデートなどさえ行なえば、性能が倍になるアップグレードパスが構成できる。
- ●CPUダイを1個にするか2個にするか、というのは後工程※1のみで判断できる。とりあえずCPUダイを大量に作っておき、あとは需要に応じて後工程だけで1個/2個の生産の比率を調整することが可能になる。
- ●後述する2コアのダイを作るよりも、CPU 1個あたりのダイサイズが小さくなるので、歩留まりを向上できる。また生産効率そのものも増える。
- ●既存のライセンスと矛盾しない。物理的なCPUパッケージはひとつのままなので、相変わらず「デスクトップ/モバイルは(物理的に)1CPUのみ。(物理的に)2/4 CPUはプレミア価格」という構造が維持することができる。
※1 ダイをテストして、パッケージ上に実装する工程。一方「前工程」は、シリコン上に回路を構成、切り出してCPUダイそのものを作る工程。
インテルはPentium 4をベースにした「Pentium D」に続き、Core 2 Duoをベースに同じ方式を利用した「Core 2 Quad」をリリースした。2010年に入ってからは、CPUとGPUという異なるダイの組み合わせであるが、Clarkdaleが「Core i3/i5」としてリリースされている。
なお、AMDは長らくこの方式を採用してこなかったが、2010年発表された「Opteron 6000」シリーズではMCMを使い、やはり2つのコアを搭載している。
だが、こうした方式がそろそろ限界になってきたのは、以下のような問題が生じてきたからである。
- ●ダイを3つ以上実装するのが難しい。ダイ2つですら、パッケージは20層以上の積層基板で実現されており、3つ以上になるとさらに層数が増すことになる。物理的な配置も困難。
- ●FSB方式を使う場合、ダイの数が増えるほどFSBの速度を落とさないと間に合わない(信号の電気的な波形の乱れが、ダイが増えるほど増加する)。
性能を確保するにはFSBの速度を上げなければ間に合わないが、それが実現できない。
- ●ダイ同士の通信速度がFSB経由となるため、性能を上げにくい。
- ●90nmプロセス以降では省電力性を高めることが要求されつつあるが、これを実現するのが難しい。

この連載の記事
-
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート - この連載の一覧へ