前へ 1 2 3 次へ

スマホCPUの王者が挑む「脱・裏方」宣言。Arm初の自社販売チップAGI CPUは世界をどう変えるか？

2026年04月06日 12時00分更新

文● 大原雄介（http://www.yusuke-ohara.com/）　編集●北村／ASCII

冗長コアか、それとも別ブロックか
AGI CPUのダイ上に並ぶ「2種類のコア」の正体

　ところでArmから下の写真も提供されたので、それをもとに内部のブロック図分けをしてみたのだが、いろいろ疑問が残りまくりである。

Armから提供された写真。おそらくCGだろう

ブロック図分け。縦横比は正確ではないと思われるので注意。そもそも上の画像を使っているので、この時点で正確な縦横比が不明である

　まずCPUコア。2ダイで136コアなので1ダイあたり68コア。実際には70コア(5×14)があり、うち2つが冗長コア扱いということでいいと思うのだが、ここで謎なのが内部のレイアウト。

　下の画像は右下を切り出したものだが、実際には2コアの塊(緑色枠)が5×6で30個(つまりコアとして60コア相当)並んでおり、その上下に5つずつ、大きさは1コア分だが明らかにレイアウトの違うもの(ピンク色枠)が並んでいる。

上の画像の右下を切り出したもの。ここまでレイアウトが違うのもどうかと思うのだが、なぜこんなことに？

　これ、本当にNeoverse V3コアなのだろうか？　ちなみにそれぞれの枠の右側に位置しているのが2MBの2次キャッシュと思われる。ただこれがCPUコアでないとすると明らかに数が合わないので解せないのだが、CPUコアだと考えることにしたい。

合わない計算、謎の4ブロック
AGI CPUのメモリーコントローラーが示す別の可能性

　次がメモリーコントローラー。2つ上の画像に戻ると、ダイの一番右端(青色枠)がメモリーI/FのPHY部、そのすぐ左に位置するのがメモリーコントローラー(水色枠)だと思うのだが、明らかにメモリーコントローラーが4ブロックになっていて数が合わない。あるいは4ブロックのうち3ブロックがDDR5用で、残る1つがCXLメモリー用という可能性もあるのかもしれないが、いろいろ謎である。

　２つのダイを接続するチップレットI/FはおそらくはUCIeあたりで、その上でAMBA CHIを載せて両方のダイで相互接続を図るか、あるいはCMN-700というArmのインターコネクト用IP(最大256コアまで対応可能)をそのまま通しているだけかもしれない。

　このあたりは、将来1ダイだけの派生型を製造する気があるかどうか次第である。CMN-700を通してしまうと、2ダイで連携するのが基本になるので、1ダイだけで動作させるのが不可能ではないが作り込みが大変になるからである。

　ちなみに性能に関しては、なにしろNeoverse V3を搭載した製品がまだほとんどないし、内部構造も不明であるが、目安でいうならZen 5あるいはインテルのP-Coreと同等レベルではないかと思われる。おそらくはCortex-X4とそう大きくは違わないとは思われる。

　ただ動作周波数を低めに抑えていることや3次キャッシュがどうも搭載されていないことなどを考えると、実質的な性能はZen 5cベースのEPYC、あるいは先日発表されたClearwater ForestベースのXeon 6+といい勝負なのではないか？　という気がする。

　Armは性能比較を示しているが、「そのx86ってなによ？」という話が公開されていないのでなんとも評しがたい。