ロードマップでわかる！当世プロセッサー事情 第863回

銅配線はなぜ限界なのか？ ルテニウムへの移行で変わる半導体製造の常識と課題

　前回はDRAMセルの話だったので、今回は配線の話をしていく。IEDM 2025のショートコースで、IBM Researchの本山幸一博士による"Advanced Interconnect Technologies for Cu Extension and Beyond"という講演があった。

　講演そのものは、配線がアルミニウムから銅に移行を始めた1997年頃からの歴史を全部おさらいしており、復習の意味では有益な話なのだが、そこから説明を始めると長くなりすぎるので、後半の"Post-Cu alternative metal interconnects"の内容を中心にお伝えしよう。

トランジスタより配線が壁？ 微細化を阻むCu（銅）の課題

　ポストCu世代に入る前に、Cu世代の問題について簡単にまとめておく。連載809回で、インテルがRu(ルテニウム)を配線に利用する話を書いたが、まずこの手前の話。配線ピッチを詰めていくと、配線層に占める銅の断面積がどんどん減り、抵抗が増えてエレクトロマイグレーション（材質に欠損が生じる現象）も起きやすくなる。

配線ピッチを詰めても、ライナーやバリア層の厚みは変わらないため、結局銅配線の断面積だけが急激に減ることになる

　これをカバーするために、例えばインテルはTa/Co with pure Cu(銅配線の周囲をコバルトで覆い、その外側をタンタルでカバーする)という技法を編み出した。

Ta/Co with pure Cu。抵抗を低くできれば、それだけ消費電力が下がるのみならず、寄生抵抗に起因する配線遅延の影響を下げられることになる

　IBMはTaとTaN(窒化タンタル)をバリア層に積層し、Cuの粒子サイズを大きくすることでエレクトロマイグレーション対策をするなど、いろいろ工夫をしているが、もうすでにプロセスの微細化はトランジスタそのものより配線の方がボトルネックになっている現状では、より微細化が求められることになり、もうCuのままで進めることは難しいと判断されている。

前半部のまとめ。銅配線の三大課題が金属充填、抵抗増加、エレクトロマイグレーションであるとし、この解決策として充填方式の改善とか粒子の大型化が有効ではあるとしているが、そうした策がそろそろ行き詰まっている