ロードマップでわかる!当世プロセッサー事情 第840回
Avicena Techが最新MicroLED光チップレット技術を公開! 2027年製品化に向けた新たな光インターコネクト戦略
2025年09月08日 12時00分更新
連載820回で、ISSCC 2025のフォーラムにおけるミシガン大学のEhsan Afshari教授が発表した、MicroLEDを利用したチップレット間接続の話をご紹介した。この時の内容はまだ研究レベルだったのだが、MicroLEDベースのチップレットの製品化を目指しているのがAvicena Techである。
そのAvicena、Hot Interconnectsではダイアモンド・スポンサーとなり、スポンサー枠で同社のChris Pfistner博士(VP, Sales&Marketing)が"Paradigm Shift in AI Scale Up Clusters using microLED based Interconnects"という短い講演を行ない、次いでテクニカルセッションでは同社創業者兼CTOのBardia Pezeshki博士が"Micro-LED data interconnect for scale-up networks with record energy efficiency"という講演を行なっている。そこでお二人の講演の内容をまとめて説明したい。
なお、Afshari教授は別にAvicena Techに参加しているわけではないが、2020年1月から2021年7月までの期間に"Low Power TIA and Drivers for Optical Interconnect"という研究でAvicena Techから助成金を受けており、まったく無関係でもない(おそらくこれが理由で、スライドの一部が被っている)。
スケールアップは、高効率・高密度・低コストを実現しつつ
10mほどの到達距離と低いBERを同時に実現できないといけない
AIサーバーに代表されるシステムではネットワークの帯域が不足しているという話は、Avicena以外でも散々されているので省くとして、同社からするとこのネットワークはスケールアウト/スケールアップ、それとGPU to Memory/CPUの3種類で分けて考える必要があるとしている。
この中で同社が注目しているのはスケールアップの市場で、ここだけで60億ドルのTAM(Total Available Market)があるとしている。
スケールアップの要件。加えるなら、レイテンシーも結構な問題になるかと思われる。ただレイテンシーは配線距離に依存する(ラフに言って、光ファイバー1mあたり5nsほどの伝達時間がかかる)から、数値目標に入れにくいという事情もあるのだろう
ただしこのスケールアップに要求されるスペックは上の画像の左表に示されるように、高効率・高密度・低コストを実現しつつ、それでいて10mほどの到達距離と低いBER(10FIT=BERが10×10-8)を同時に実現できないといけないとする。これを実現するのには従来とは異なるなにか別のものが必要、というわけだ。
Pezeshki博士がAvicena Techの前に創業した会社がKaiam Corporationであり、2017年のOFCではCorningと組んで1.6Tbpsのチップ間インターコネクトの動作デモを行なっている。しかし、ここにもあるように技術的に困難な課題がいくつもあった。
FAU(右下写真の、黄緑のカバーがかかった部分)と基板の間に挟まる黒いモジュールがEICとPICを組み合わせたものだろうと想像される。余談だがこの写真、Afshari教授の時にも出てきていた
Kaiam自身は2009年に創業され、2013年にはスコットランドのGemfire Corpを買収してここでSiO(一酸化シリコン)ウェハーを利用した光学パッケージを製造したり、2017年にはCompound Photonics Groupのイングランドの製造拠点を買収したり(ただし同年8月にII-VI Corporationに再売却した)していたが、2018年にはそのスコットランドの製造拠点の生産能力を埋めるだけの注文が取れず、2019年には倒産している。おまけに倒産直前にはFinisarから特許侵害で訴えられるオマケつきである。
この時の経験で、従来型の光学コンポーネントではスケールアップ向けには向かないということがよくわかったようだ。そこで同社が着目したのはMicroLEDである。

この連載の記事
-
第852回
PC
Google最新TPU「Ironwood」は前世代比4.7倍の性能向上かつ160Wの低消費電力で圧倒的省エネを実現 -
第851回
PC
Instinct MI400/MI500登場でAI/HPC向けGPUはどう変わる? CoWoS-L採用の詳細も判明 AMD GPUロードマップ -
第850回
デジタル
Zen 6+Zen 6c、そしてZen 7へ! EPYCは256コアへ向かう AMD CPUロードマップ -
第849回
PC
d-MatrixのAIプロセッサーCorsairはNVIDIA GB200に匹敵する性能を600Wの消費電力で実現 -
第848回
PC
消えたTofinoの残響 Intel IPU E2200がつなぐイーサネットの未来 -
第847回
PC
国産プロセッサーのPEZY-SC4sが消費電力わずか212Wで高効率99.2%を記録! 次世代省電力チップの決定版に王手 -
第846回
PC
Eコア288基の次世代Xeon「Clearwater Forest」に見る効率設計の極意 インテル CPUロードマップ -
第845回
PC
最大256MB共有キャッシュ対応で大規模処理も快適! Cuzcoが実現する高性能・拡張自在なRISC-Vプロセッサーの秘密 -
第844回
PC
耐量子暗号対応でセキュリティ強化! IBMのPower11が叶えた高信頼性と高速AI推論 -
第843回
PC
NVIDIAとインテルの協業発表によりGB10のCPUをx86に置き換えた新世代AIチップが登場する? -
第842回
PC
双方向8Tbps伝送の次世代光インターコネクト! AyarLabsのTeraPHYがもたらす革新的光通信の詳細 - この連載の一覧へ













