RibbonFETの限界とCFETの賭け　インテルは次の10年を超えられるか

2025年07月21日 12時00分更新

文● 大原雄介（http://www.yusuke-ohara.com/）　編集●北村／ASCII

　今回は、VLSIシンポジウムでインテルが招待講演として語った"Beyond RibbonFET: Energy Efficiency Innovations to Drive Technology and Design for the Next Decade"(TFS2-2)の内容を説明する。

　Intel Foundryとしての提供がどうなるか、はともかくとして一応Intel 18Aはほぼ完成して、Panther Lakeの量産に向けて準備を整えるとともに、Intel 14Aの実用化に向けての作業も行なっているものと思われる(Intel 18A-PとIntel 18A-PTは、正直この先どうなるのか見えなくなっている。やるとしても優先度が下がりそうな感じだ)。今回の講演は、そのIntel 14Aのさらに先の話である。

プロセッサーが抱える現状の課題は
消費電力削減とトランジスタの小型化

　昨今AI Eraなどと呼ばれるようになっており、AIプロセッサーに利用されるシステムの消費電力が大問題になっているのは御存じのとおり。

消費電力はトランジスタだけの問題ではないのだが、トランジスタも問題の1つであるのは間違いない

　昨今では動作周波数を引き上げるのはだいぶ難しくなっており、むしろ演算器の数を増やす方向になっていて、それもあって世代ごとに必要となるトランジスタの数が10倍になるという状況になっている。特にAIでは並列処理が効果的に動くため、演算器の数にスケールするように性能が上がりやすいからだ。こういう状況であるから、消費電力を減らせないにしても増え方を抑えるためには、まずトランジスタの消費電力を下げるというか、より効率的にする必要があると説く。

　このための基本的な構造は現在のGAA RibbonFETにBSPDNを組み合わせた形の進展で実現できるが、ただしその先には新材料や根本的に新しいデバイスが必要であるとする。

連載808回や連載809回もこうした研究の成果の一部である

　さて近未来、おそらくIntel 14Aの次か次の次くらいに来るであろう話が、トランジスタの小型化である。これはRibbonの幅を減らすことでCell Heightそのものを削減するとともに、Ribbonの数を減らすことで、それぞれCdyn(dynamic effective capacitance)を5%/10%削減できるとする。Cdynは要するにトランジスタが動作している時の、見かけ上の容量と見なせる。

　このCdynがなぜ重要か？というと、動作に必要なエネルギーE＝C×V<sup>2</sup>として計算できるため、Cdynを減らすとそれだけエネルギーが削減できるからだ。もちろん動作電圧を下げる方がより効果的ではあるが、電圧を減らすのは前提として、さらに下げようと思うと容量を小さくした方がいい。