ロードマップでわかる！当世プロセッサー事情 第804回

AI向けシステムの課題は電力とメモリーの膨大な消費量　IEDM 2024レポート

インターコネクト問題は光インターコネクトで解決できる

　最後がシステムインテグレーションの話である。現状CelebrasのWSEなりTeslaのDojoなりが、製造できる最大のチップということになるが、これでもまだ性能が足りない以上、当然これを複数利用したシステムを構築することになる。

Wafer Scaleのプロセッサーであっても1つでは能力に限界があるので、複数チップをまとめてシャーシに収め、そのシャーシを複数台ラックに収め、そのラックを複数本束ねるという構成から逃げることはできない

　そういうケースでは、コストの面からモジュラリティを利用するのが得策というのが現在のトレンド、というのはMI300Xが一番適切な気がする。

チップレベルでは3D積層と2.5Dのシリコンインターポーザーを利用し、それを搭載したモジュールは平面的に並べるという意味

　ただモジュラリティを追求しようとすると、またもやインターコネクトの問題が再現することになる。これに関する解の1つが、連載801回でも説明した光インターコネクトである。

電気信号は信号速度的にレーンあたり112Gbpsあたりが現在の技術では限界で、224Gbpsは短い距離ならなんとかという感じで、しかも消費電力が大きい。光インターコネクトはOCI/EICを別に設ける必要があるが、信号伝達に要する消費電力そのものは非常に小さいし、WDMを使えば信号速度も高くできる

　チップレット同士の接続にはやや大げさすぎるが、モジュール同士、あるいは同一ラック内のシャーシ同士など「小規模な」ラック間接続にはちょうど適切な解と言える。

　そこで提案としては、微細なところはそれこそ冒頭に説明したHybrid Bonding、大きなダイ同士の接続は引き続きインターポーザーを使った2.5D接続、その外には光インターコネクトという感じで役割分担させるのが現実的と説明する。

OIC/EICはUCIeを使っての接続としている。ちなみにUCIeも2.0で3D接続をサポートしているが、OCI/EICの接続はシリコンインターポーザーないし有機パッケージでの接続を考慮しているようにこの図では見える

　さらに将来的には、これをさらにスケールアウト的につなぐとか、Panel Fan Out(現在の300mmウェハーベースではなく、600mm×600mmのパネルベースでパッケージを製造することを前提に、このパネルベースでシステムを構築するという話)などを示した。

　今回の話、インテル的にはHybrid Bondingに関してはいろいろ開発が進んでいることもあってか、かなり具体的なリアリティのある話だったのに対し、メモリーやシステムインテグレーションに関してはまだ夢物語に近いレベルの内容も含むものだったのは、まだこのあたりは研究や開発の余地があることの裏返しかと思われる。

　とはいえ、チップだけでなくこうしたパッケージ側もなんとかしないと、消費電力や製造コストがとんでもないことになってしまう、という危機感は間違いなく感じられるものだった。

　問題は、ではこのメモリーやシステムインテグレーションが現実に提供されたとして、それは記事冒頭で提示した消費電力とメモリー容量の問題解決に十分だろうか？　というあたりだろう。残念ながらその解は今回示されなかった。