ロードマップでわかる！当世プロセッサー事情 第384回

業界に痕跡を残して消えたメーカー　買収先が行方不明になったチップセット会社Corollary

新チップセットProfusion

　インテルはPentiumに続き、Pentium Proの開発を行ない1995年末に出荷を開始するが、これにあわせてCorollaryも新チップセットであるProfusionを開発した。1996年8月には搭載製品の発表をしているため、おそらく1995年中にはOEMへの提供が始まっていたのだろう。

　Profusionに関しては、1997年に行なわれたIEEE Hot Interconnects Symposium VでCEOであるWhite氏と、同社のDirector of System Architectureを勤めていたPete Vogt氏による講演が行なわれている。そこでこの講演のスライドをいくつか取り上げよう。

　Profusionは4～8CPUの市場をターゲットにしている。8Pを超えると、OSやアプリケーションレベルで特殊な対応が必要になるので、8Pまでに留めておくのが賢明という判断である。

Profusionの市場戦略。4～8Pというのは、OEM先が当然拡張性を要求するからで、まず2Pを入れて後から4～8Pにアップグレード、というパスを残す必要があるためだろう

画像の出典は、“Profusion, a Buffered, Cache-Coherent Crossbar Switch”

　ただし4Pを超えて共有バス構成にすると、今度はバスがボトルネックになる。そこでProfusionではFSBを2つに分割し、さらにキャッシュコヒーレンシ・フィルターをそれぞれ搭載した上で間をクロスバーでつなぐ構成になっている。

なんのことはない、連載210回で解説したGreencreekの超ご先祖様である

画像の出典は、“Profusion, a Buffered, Cache-Coherent Crossbar Switch”

　FSBそのものはPentium Proにあわせて66MHzであるが、2つのメモリーチャンネルを持ち、限りなくccNUMAに近いハードウェア構成に近いながら、きちんとキャッシュコヒーレンシが取れているのでソフトウェアから見れば共有バスにすべてのプロセッサーが載っているように見えるというものだ。

　ちなみに4つのプロセッサーごとに32MBの共有3次キャッシュを搭載しており、これでバストラフィックの軽減を図る工夫もなされている。

Profusionのバス構成。これはソフトウェアから見た構成であり、クロスバーは完全にトランスペアレントになっている

画像の出典は、“Profusion, a Buffered, Cache-Coherent Crossbar Switch”

　クロスバーの中身は5ポートのSRAMで、特にFSBFSBとメモリーインターフェース、およびI/Oポートとメモリーインターフェースは高速にアクセスするFast Pathと呼ばれるデータパスが用意されている。

クロスバーの構造。FSB同士、あるいは2つのメモリーインターフェース同士の間にはFast Pathがなく、こうした通信では一旦SRAMにデータを書き込み、そこから改めて読み出す形になる

画像の出典は、“Profusion, a Buffered, Cache-Coherent Crossbar Switch”

　このFast Pathを経由する場合、データは内部のSRAMに書き込むのと並行して、出力側にデータが送り出されることで、レイテンシーを最小限に抑える工夫がなされているそうだ。Pentium Proのキャッシュラインサイズは32Bytesなので、64ラインだと全部で2KBになり、サイズとしては上の画像のSRAMはそう大きなものではない。

　ただPentium Proは同時に4つのキャッシュラインアクセスを発行できるため、8CPUがそれぞればらばらにリクエストを出したとすると最大32ライン分になる。64ラインはこの倍の容量になるわけで、ファブリックとしては十分ということなのだろう。

　チップそのものはMAC(Memory Access Controller)チップが0.35μmプロセスで約60万ゲート、パッケージは596ピンのBGAである。これとは別に、DIB(Data Interface Buffer)が0.5μmプロセスで約5万ゲート+2KBマルチポートSRAM、655ピンのBGAパッケージで提供されるとしている。

　この2つでProfusionチップセットが構成される。厳密に言えば他に、3次キャッシュコントローラーもあるはずだが、これに関しては講演の中では言及されていない。

FSBに関してはアドレスがMACに、データがDIBにつながる。中央のSDRAMアレイがメインメモリーである