耐量子暗号対応でセキュリティ強化！ IBMのPower11が叶えた高信頼性と高速AI推論

2025年10月06日 12時00分更新

文● 大原雄介（http://www.yusuke-ohara.com/）　編集●北村／ASCII

Power11がPower10と大きく異なるのはメモリー周り

　実装方法についてだが、Power11ではPower10比で最大50%コアの数を増やし、しかも動作周波数を4GHz→4.3GHzに引き上げた。

引き続き冷却方法は空冷のままらしい。液冷を利用するzシリーズとの違いの1つがこれだろう

　プロセスそのものはEnhanced 7nmと説明されているが、そもそもSamsungの本来のロードマップでは7LPP→6LPP→5LPE→4LPEと改良しながら進むはずで、これが途中から変更され7LPPがSF7、6LPPがSF6となったが、5LPEはSF5としてこれは6LPPの改良型ではなくなった。

　したがって、現状このEnhanced 7nmというプロセスは6LPPなのか、もしくは7LPPのまま独自改良を施したものか、どちらかということになる。残念ながら講演では詳細は語られなかったが、IBMの書き方からすると後者な気がする。

　このEnhanced 7nmというノード、スライドにもあるように密度よりも速度を優先した選択である。またIBMとしては初めて、シリコン・インターポーザーを利用した。TSMCのCoWoSではなくSamsungの同等技術であるiCube(最近の呼び方ではiCube-S)を利用しているのが目を引くが、問題はこのiCubeでなんのダイを接続しているかである。

　下にあるPowerシリーズのロードマップ画像を見てもらうとわかるが、Power11チップそのものは1つのダイで構成されたモノリシックな構成に見える。ロードマップ画像を見直しても、Power10とPower11の間に差があるようにはさっぱり見えないのである。

前ページのPowerシリーズロードマップ画像を再掲

　後述するようにまるっきり同じではないのだが、少なくともコアの構成そのものは変わっておらず、16個のSMT8コア(うち1つは冗長用で未使用)と128MBの3次キャッシュ(こちらも8MBは冗長用)を搭載する形になっていると思われる。

　そしてプロセスそのものもSF7からEnhanced SF7ということになると、ダイサイズもおそらく大きくは変わらない(POWER10は602mm²)と思われる。そうなると上の画像の"50% More Cores"はなにか？　という話だが、これはあくまでも2-Socket Systemにおける数字である。この数字の根拠が下の画像である。

コア数の比較ではなく、rPerfベンチマークのスコアでの比較になっているのでさらにわかりにくい

　ローエンドのシステムはPOWER10時代はS1022というシステムで、これは最大40コアまでがラインナップされていた。一方Power11ではS1122となっており、こちらは最大60コアである。コア数が最大50%増加というのは単にこのSKUの違いであり、物理的にダイそのものが増えているわけではないと思われる。

　ではなにが変わっているのか？　大きく異なるのがメモリー周りである。POWER10世代の場合、チップには8つのOMI(Open Memory Interface)が搭載されていた。

2010年のHot Chipsの資料より。OMI edgeの上下にはチップ間接続に利用される

　おのおののOMIからメモリーカードへのリンク帯域は51.2GB/秒。OMIは片側に8リンク、合計16リンクが接続可能なので、トータル819.2GB/秒の帯域が利用できた。ただしメモリーカード上には1chのDDR4-3200しか搭載されておらず、実質的な帯域はOMIあたり25.6GB/秒、これが16本で409.6GB/秒が現実的な帯域である。

　これがPower11でどうなったか？　というのが下の画像だ。まずDDR5-4800に対応したことに加え、メモリーカードの上にバッファが挟まっているのがわかる。図ではDIMM Bufferと称しているが、このDIMM Bufferから2ch分のDDR5が接続できる。