このページの本文へ

前へ 1 2 次へ

ロードマップでわかる!当世プロセッサー事情 第340回

GeForce GTX 1080を6月に発表か NVIDIA GPUロードマップ

2016年01月25日 11時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

2014年~2016年のNVIDIA GPUロードマップ

GP100のダイサイズは
450mm2が妥当

 GTCのタイミングで公開されるGP100が、Tesla向けのモジュールのままなのか、それともPCI Expressカードの形になっているものなのかは不明だが、仮にPCI Expressカードの形になっていたとしても、GeForce GTX Titan(もしくは別ブランド)としてビデオカードとしてリリースできるほどの余力がNVIDIAにあるかどうかは怪しいところだ。理由はダイサイズである。

 真偽は不明だが、GP100は4096シェーダー構成でトランジスタ数は170億個に達するというもっぱらの評判である。シェーダー数はGM200の1.3倍ほどの数になるが、GM200はFP64(倍精度浮動小数点演算)能力を省き、その分高密度化・高効率化を図ったダイである。

 一方GP100はFP64とFP16(半精度浮動小数点演算)のサポートも追加されているので、比較するとするとGP100よりはその前世代の、やはりFP64をサポートしたGK110と比較したほうが妥当な気がする。

 GK110は28nmプロセスを利用し2880シェーダーで70.8億トランジスタ、561mm2のダイサイズとなる。ダイサイズがおおむねシェーダー数に比例して増減すると仮定すると、28nmのままPK100を製造すると798mm2もの巨大なダイになる。

 ただしプロセスを16FF+に移行することでおおむね密度が倍になるので、ほぼ400mm2といったところだ。実際にはもう少し大きく、450mm2くらいになると思われる。

 2015 Taiwan GTCのスライドをAMDのFijiと比較すると、やや小さいくらいかな? という感じで、ぎりぎり500mm2を切るあたりになるのではないかと予想する。

GTC 2015で、Pascal搭載モジュールを手にするNVIDIAのジェン・スン・ファンCEO。このスライドから察するに、ダイサイズは500平方mmを切ると思われる

 いかなTSMCといえども、立ち上がったばかりの16FF+のラインでこれだけ大きなダイを作ると、歩留まりがそうあがらないだろうと思われる。

 おまけにSummit/Sierra向けや、その他のスーパーコンピューター(Pascal/Voltaを使うスパコンはSummit/Sierraだけではない)向けの需要を満たすのが最優先であることを考えると、実際にはデスクトップ向けにPascalがリリースされるのが2017年にずれ込んでも不思議ではない。

 そこで、一応ロードマップには4月にTitanグレードの製品、2017年にそのダウングレード版をおいてあるが、実際にはTitanグレードが2016年末~2017年、ダウングレード版が2017年6月になっても不思議ではない。

GeForce GTX 1080を
6月のCOMPUTEX前後に発表

 では実際にデスクトップ向けとして最初にリリースされる製品はというと、もう少しシェーダー数を削減したGP104コアになると思われる。

 登場時期はCOMPUTEX前後で、まだGeForce GTXというシリーズ名を維持するとすればGeForce GTX 1080あたりになり、同時にそのダウングレード版のGeForce GTX 1070あたりがリリースされるだろう。

 このGP104コアは、おそらくGeForce GTX 980 Tiと同程度あたりかやや多い程度にシェーダー数を削減するほか、FP64のサポートを抜くなどのダイサイズ削減の可能性もある。

 またGP100はNVLinkを複数本サポートすると思われるが、この数が若干減ると思われる。もう1つ大きな違いは、HBM2ではなくGDDR5Xを利用することだ。

 HBM2は1024bit幅で1GHz/DDR(つまり2GHz相当)のデータ転送をすることで1スタックあたり256GB/秒の帯域を持つ。GP100はこれを4つ搭載することで合計1TB/秒の帯域となるわけだが、HBM2は相対的に高コストになる。

 これに対抗すべく、Micronなどが提唱し、2015年11月にはJESD232としてJEDEC標準化もなされたのがGDDR5Xである。簡単に言えば、既存のGDDR5チップ2つをインターリーブ動作させるような構造であり、これによりメモリーチップそのものは既存のものと同じ技術で倍の速度を出せる。

 ただし現在のGDDR5が8n Prefetch×2という構成なのに対し、GDDR5Xは16n Prefetch×2という構成になるため、GPUコアは1回のメモリーアクセスで従来の倍(32Bytes→64Bytes)のデータがやってくることを前提にしないと性能が出ない。

 一応GDDR5Xチップは従来と同じDDRモードを使うとGDDR5として動作し、QDRモードを使うとGDDR5Xとして動作することで互換性を保っているが、さすがにこれをGDDR5として使うケースはあまりないと思われる。

 JESD232によればGDDR5XはDDRモードで6Gbps、QDRモードで12Gbpsまで対応ということになっているが、MicronのDRAM Component Part Numbering Systemを見ると、すでにGDDR5Xで10/12/14Gbpsの製品がラインナップされている。

 どうもこのGP104は、HBMではなくGDDR5を使うことになりそうだ。理由は価格が安いからと言うことと、メモリー構成の変更がやりやすいことからである。

 HBM2の場合、スタックの数を減らすか、もしくはスタックのメモリー量を変更することになるが、HBM2がGPUと同じパッケージに搭載されているから、メモリ変更=搭載されるGPUチップそのものの変更になる。

 対してGDDR5XはGDDR5同様にx16とx32の構成をサポートしているので、例えば基板表面のみ実装だと4GB、両面実装だと8GBといった変更が簡単に行なえる。

 もっとも消費電力的にGDDR5Xが優秀か? というとやや疑問が残る部分でもあり、またHBM2が当初のSK Hynixに加えSamsungも量産を開始したことを考えると、どこまでGDDR5XとHBM2の間に価格差があるかもやや怪しいところではある。

 この下のグレードがGP106GP107で、どちらもGP104の構成をさらにグレードダウンしたものになる。メモリーについてもおそらくGDDR5XのサポートはGP104のみでGP106/107はGDDR5のみとなろうし、NVLinkもGP107からは省かれるかもしれない。

 これらの製品はGP104よりもう少し遅く、今年第3四半期~第4四半期にかかるかもしれない。

 これ以外に、GM108のアップデートとなるGP108も用意されているらしいが、こちらは引き続きモバイル向けのみということでデスクトップ向けにリリースされる計画はいまのところないようだ。

Voltaが2017年に登場するかは
TSMC次第

 最後にVoltaであるが、こちらはPascal比で2倍の性能/消費電力比を実現できるとする。ただその主なものはアーキテクチャーではなくプロセスの方で、要するにTSMCの10FF頼みとなる。

 なのでVoltaが2017年中にリリースでき、無事にSummit/Sierraに納入できるかはTSMC次第になる。逆に言えば、それが間に合わなかった場合は、とりあえずPascalで凌ぐしかないわけで、それもあってGP100は当面はTesla向け専用になりそうな気配が濃厚である。

前へ 1 2 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン