葛飾区町工場、大学と共同研究で疑似量子アニーリングイジングマシンの最適化実装に成功

KPD
東京都葛飾区にある有限会社ケイ・ピー・ディは、Intel製半導体FPGAのMAX10に、東京理科大学が研究開発している疑似量子アニーリングの144Spin実装に成功した。　


葛飾区町工場、大学と共同研究で
疑似量子アニーリングイジングマシンの最適化実装に成功

東京都葛飾区にある有限会社ケイ・ピー・ディは、Intel製半導体FPGA（*1）のMAX10に、東京理科大学が研究開発している疑似量子アニーリングの144Spin実装に成功した。　



有限会社ケイ・ピー・ディは、2016年より東京理科大学と共同研究を開始と同時期に、葛飾キャンパス内にある「インキュベーションルーム」に葛飾区の制度で入居し設計研究室を開設した。

今回の研究は、東京理科大学で実施したFPGAイジングマシンの16Spinに対して行ったものである。研究のベースとなったのは、河原尊之教授の研究室の特許技術である、全結合型のアルゴリズムだ。

ケイ・ピー・ディのFPGA実装最適化技術によって、Intel製半導体FPGA　Max10を144Spin化することに成功した。従来Max10に16Spin(4×4)までだった容量に最適化し144Spin(12×12)にしたことで、数倍以上規模の高度な計算の処理が可能となる。

同社はこの研究をさらに発展させるため、2021年からは葛飾区が製造業に対して研究開発費の一部を補助する「新製品・新技術開発補助金」を活用。疑似量子アニーリングイジングマシン（*2）の最適化に取り組んでいる。今後はより規模が大きなFPGAでのSpin数の拡大や、複数のFPGAによる拡張も視野に入れているという。

加藤木一明氏は「量子コンピューターの研究や育成の一助になれるよう、教育や物流の展開を考え研究開発を進め精度を上げていきたい。パートナー企業との連携や資金調達も視野に入れながら、今後も量子コンピューターの発展に取り組んでいく」と今後の展望を語った。同社は2月16、17日に国際フォーラムで開催される「葛飾区町工場見本市」に出展予定（展示内容は未定）

【注釈】
（*1）FPGA（Field-Programmable Gate Array）：予め用意された論理回路の組み合わせを設計者が製造後に変えることができ、所望の機能を実現できる半導体集積回路のこと。
（*２）量子アニーリングイジングマシン：「セールスマンが複数の都市を巡回し出発地点に戻る場合、どのような順番で回れば最短時間で戻ってこられるか？」のような組合せ最適化計算問題を高速かつ高精度に実行すると期待されている処理技術。

有限会社ケイ・ピー・ディについて

創業以来、小さな基板に回路を詰め込む設計・製造を得意とする会社。東京理科大学葛飾キャンパス内に研究室があることを活用し、大学との共同研究や産学公連携事業にも力を入れている。


【会社概要】
社名：有限会社ケイ・ピー・ディ


本社所在地：東京都葛飾区細田 5-22-10
設計・研究室： 東京都葛飾区新宿6-3-1　東京理科大学葛飾キャンパス　
研究棟1階東側インキュベーションルーム(3)
代表取締役：加藤木 一明 (かとうぎ かずあき)
事業内容： 開発請負・プリント基板設計・基板製造・部品実装・組立
HP：https://www.kpd-jp.biz/