このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情 ― 第324回

スーパーコンピューターの系譜 超並列における影の立役者「CRAY T3D/T3E」

2015年10月05日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

 今回はCRAY編の最後として、CRAY T3D/T3Eを解説しよう。時計の針を1990年に戻す。当時CRIはレス・デイビス(Les Davis)の指揮の下でCRAY Y-MPと、これに続くCRAY C90の開発が一段落した頃合である。

CRAY T3E

ベクトル方式のシステムを販売しつつ
超並列マシン「CRAY T3D」の開発にも着手

 CRAY Y-MPとCRAY C90は、当時のCRIの稼ぎ頭であって、引き続きさらに性能の高いT90や、低価格向けにSupertekの製品ラインナップをベースにしたCRAY XMSCRAY Y-MP ELといった製品を追加していった。

 だが、こうしたベクトル方式のマシンとは別に超並列方式のシステムがいろいろ登場してきたことをCRI自身も理解していたようで、1989年頃から超並列の開発を始めていたようだ。

 この頃にはすでにインテルのiPSCnCUBECM-1といったマシンがすでに納入され、評価結果などが出始めていた頃なので、CRIとしてもこれを無視するわけにはいかなかった。

 そこでCRAYもまた、超並列システムに手を染めることになった。もっとも前述の会社との大きな違いは、この時点では超並列に全力投球するのではなく、どちらかといえば保険に近い扱いであった。

 加えて言えば、CRIは超並列に関する知見をそれほど蓄えていたわけではなく、そうした知見を収集するという目的もあったのだと思われる。実際1993年に同社の出した論文によれば、超並列マシンの目的は以下のことが挙げられている。

  • MIMD(Multiple-Instruction, Multiple-Data)システムの構築
  • 分散型の広域メモリーシステムの実装
  • 負荷の少ない同期メカニズムの構築
  • 広帯域/低レイテンシーの局所/広域コミュニケーション手段の確立
  • 高いI/O性能の実現
  • 数千プロセッサーに至るスケーラビリティーの確保

 これを見ると、商用マシンというよりは研究システムの設計の論文を読んでいる気になってくる。このように超並列構成のマシンを開発し始めたわけだが、基本構成は下図のような3次元トーラス構造である。

CRAY T3Dの基本構成。これは簡略化した図であり、Y軸方向のトーラスが省かれているが、実際はきちんと3次元のトーラス構造だそうだ。CRIの“CRAY T3D System Architecure Overview”(HR-04033)から抜粋

 3次元構造にProcessing Element(PE) Nodeを配し、この間を最大6本のネットワークで接続して1つのシステムを構築する形だ。

 またそのシステムには1つ、I/Oゲートウェイ兼ホストブリッジも用意され、ここで外部との接続を担う形になっている。おもしろいのは、Z軸方向に関しては2つ分しか接続を想定していなかったことだ。

 CRAY T3Dは1つのキャビネットあたり最大256PE Nodesの構成が可能(これを超える場合はマルチキャビネット構成になる)とされているが、この場合でもZ軸方向は2ノードのみとなっており、X/Y/Zが16/8/2といった組み合わせになったらしい。

 どうしてZ軸方向が2ノードに限られるのかに関しては、文献を漁ってみたが明確な回答は見つからなかった(ただしなんとなく理解はできるので後述する)。リンクそのものは16bit幅の双方向で、転送速度はプロセッサーと同じ150MHzに設定され、片方向あたり300MB/秒の帯域となっていた。

もっともこの300MB/secというのは公称で、実際はもう少し低かったらしいのだが、正確な数字が見つからなかった

→次のページヘ続く (性能が出ればCPUはなんでもいい!

前へ 1 2 3 次へ

この連載の記事

注目ニュース

最新記事

ASCII.jp特設サイト

ASCII.jpメール デジタルMac/iPodマガジン

ASCII.jp RSS2.0 配信中

【ニコ生】COMPUTEX TAIPEI 2016中継

スマホやタブレットからはniconicoアプリをダウンロードのうえ、こちらからご覧ください
ピックアップ

富士通パソコンFMVの直販サイト富士通 WEB MART