このページの本文へ

X線でiPod nanoを丸裸に!

2007年04月30日 17時00分更新

文● 編集部

  • この記事をはてなブックマークに追加
  • 本文印刷

8Gビット×4×2枚=8GB


 まず音楽データなどを保存しているフラッシュメモリーだが、チップワークスの資料は、東芝製か韓サムスン社製で、64Gビット(=8GB)のNANDフラッシュメモリーが採用されていたと紹介している。

 また、フラッシュメモリーをまっぷたつに割った(もったいない!)断面図を使って、32Gビットのメモリー(ダイ)が2つに重なった構造になっていると解説。さらにX線撮影で各32Gビットメモリーの内部には8Gビットのチップが4つ含まれていることを明らかにしている。

東芝製フラッシュメモリーの解析写真

サムスン製フラッシュメモリーの解析写真

 「なぜ64ビットのメモリーを使わずに、2層構造にしているの?」と疑問に思う人もいるかもしれないが、これには技術的な問題が絡んでいる。ハードウェアに詳しいライターの今井隆氏はこう解説する。

 現在の技術(製造プロセス)では、32Gビット(4GB)のフラッシュメモリーが最大サイズで、これ以上の容量のチップを作るには製造プロセスのさらなる進化が必要とされています。そこで大容量のフラッシュメモリーを1チップで提供するために、1枚のフラッシュメモリーのシリコンを何枚か積層する(積み重ねる)方法が採用されています。


 この手法は特に珍しいわけではなく、10年ほど前から64Mビット/128Mビットクラスのフラッシュメモリーで使われていて、各社が様々なパッケージ技術を使って2~8層のシリコンを積層した製品をリリースしています。実際、8~64GBのCFカードや4GB以上のSDメモリーカードには、同技術を採用したものが多いです。(今井氏)




積層とマルチレベルセル


 ちなみにフラッシュメモリーを大容量化するための技術には、マルチレベルセル(MLC、参考記事)というものもあるが、これはiPod nanoで採用されている積層チップとアプローチが異なる。

 メモリー(正確にはダイ)の積層というのは、文字通りパッケージ(普通はこれをチップと言います)の中にフラッシュメモリーのシリコンを複数重ねて入れる技術です。


 これに対して、マルチレベルセルというのは、そのシリコン上に形成されているセル(情報を記録するビット)部分の話になります。従来のシングルレベルセルだと1つのセルには1ビットの情報(0か1か)しか入れられませんが、蓄える電荷の量をアナログ的に扱うことで、0~3と言った具合に1ビット以上の情報を詰め込むことになります。


 わかりやすい例で示すと、400字詰めの原稿用紙があったとして、普通は1マスには1文字しか書かないわけですが、ここに小さい文字を使うなどして2文字以上書き込んじゃうのがマルチレベルセル。普通に400文字書き込んだ原稿用紙を2枚重ねにしたのが積層チップになります。(今井氏)


(次ページに続く)

カテゴリートップへ

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン