Tremontの内部構造は
従来のAtomとはまるで別物
さて本題。このTremontであるが、今年10月に開催されたLinley Fall Processor Conference 2019において、インテルは“Introducing Intel Tremont Microarchitecture”と題して内部構造を説明したので、この内容を解説しよう。
まず基本的なアーキテクチャーであるが、まるで従来と別物に進化している。おさらいの意味で振り返ると、Atomのアーキテクチャーは、下表のように進化してきた(ここでissueはALUのみで、FPUは勘定に入れていない)。
Atomのアーキテクチャー推移 | ||||||
---|---|---|---|---|---|---|
アーキテクチャー | 命令同時デコード数 | 命令発行数 | 命令の実行順 | |||
Bonnell(45nm) | 2-way Decode | 2-issue | In-Order | |||
Saltwell(32nm) | 2-way Decode | 2-issue | In-Order | |||
Silvermont(22nm) | 2-way Decode | 3-issue | Out-of-Order | |||
Airmont(14nm) | 2-way Decode | 3-issue | Out-of-Order | |||
Goldmont(14nm) | 3-way Decode | 4-issue | Out-of-Order |
そもそも最初のBonnellは1 x86命令/サイクルの構成で、2-issueというのはALUとAGUが1つづつのシンプルな構成である。
これはロードをともなうALU命令を1サイクルで処理できるように、という話であって、IPCは1命令/サイクルが目標。そのままでは性能が低すぎるので2GHz動作にすることで、その前に利用されていたBanias/Dothanと同等以上の性能を確保するというアプローチだったが、性能の低さは否めなかった。
これがSilvermontでOut-of-Orderを実装、限定的に2 x86命令/サイクルの処理性能を目指し、Airmont/Goldmontでこれを細かく改良した形だ。
最新のGoldmont/Goldmont+ではデコーダーが3命令/サイクルに拡充されたものの、実行ユニットの数はそれほど増えていない(Goldmont+では分岐処理用にJEUというユニットが追加されたが、ALUそのものは2つのまま)ので、おおむね2 x86命令/サイクルという性能そのものは変わらない。
以上を念頭に置いてTremontの構成を見ると、まるで別物である。
まずFront End。従来とまったく異なる、3-way Decoder×2という、おそろしく強力な構成である。
さらに言えば、IP Queue(これはx86ベースの命令キュー)とInstruction Queue(これはMicroOpベースの命令キュー)も2組づつ用意されている。
これは要するにハイパースレッディングを前提に、同時に2つのスレッドのデコードを行なえるシステムを実装したということだ。その2つのスレッドを最大で3命令/サイクルで処理できるというわけだ。
ちなみに、気になるのは“Single Cluster Mode”なるモードの搭載で、言葉通りに読めば、ハイパースレッディングを無効にして、最大で6命令/サイクルのデコードが可能なモードもあるように見える。
“on product targets”というのは、現在のAtomは単にローエンドのモバイル製品(や一部NUCなどの製品)のみならず、ネットワーク機器や組み込み機器などにも使われているからだ。
こうした用途の中にはマルチスレッド性能が不要なのでシングルスレッド性能を上げてほしい、というものも存在するので、こうした特定用途向けにSingle Cluster Modeが利用可能、という話であろう。
当然これだけ強力なデコーダーをちゃんと動かすためには、分岐予測やフェッチのメカニズムも相応に強化する必要がある。
とはいえ、こうなってくるともはやSmall Coreとは言い難いレベルな感じもしなくもない。ただ“Core class branch prediction”というのは現在、つまりSkylakeベースとなるCoffeeLakeやCometLake、あるいはSunnyCoveなどのCoreではなく、もう少し昔(SandyBridgeあたり?)の構成に近い、という意味かと思われる。
この連載の記事
-
第769回
PC
HDDのコントローラーとI/Fを一体化して爆発的に普及したIDE 消え去ったI/F史 -
第768回
PC
AIアクセラレーター「Gaudi 3」の性能は前世代の2~4倍 インテル CPUロードマップ -
第767回
PC
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ -
第766回
デジタル
Instinct MI300のI/OダイはXCDとCCDのどちらにも搭載できる驚きの構造 AMD GPUロードマップ -
第765回
PC
GB200 Grace Blackwell SuperchipのTDPは1200W NVIDIA GPUロードマップ -
第764回
PC
B100は1ダイあたりの性能がH100を下回るがAI性能はH100の5倍 NVIDIA GPUロードマップ -
第763回
PC
FDD/HDDをつなぐため急速に普及したSASI 消え去ったI/F史 -
第762回
PC
測定器やFDDなどどんな機器も接続できたGPIB 消え去ったI/F史 -
第761回
PC
Intel 14Aの量産は2年遅れの2028年? 半導体生産2位を目指すインテル インテル CPUロードマップ -
第760回
PC
14nmを再構築したIntel 12が2027年に登場すればおもしろいことになりそう インテル CPUロードマップ -
第759回
PC
プリンター接続で業界標準になったセントロニクスI/F 消え去ったI/F史 - この連載の一覧へ