前回に引き続き、1月8日に行なわれたCESの基調講演から、今回はGPU周りの話をしよう。AMDが昨年開催した発表会Next Horizonの時点での情報を元にした限りでは、Vega 7nmをゲーミングに持ってくるとは想像できなかったこともあり、連載485回の最後で「ゲーミングGPUに転用するにはやや厳しい」と書いた。
ところが、そうした予想を裏切っていきなりRadeon VIIを発表してしまったわけで、しかも発売日に完売という状況になっている。
すでにRadeon VIIの性能そのものについては加藤勝明氏のレビューがあるのでそちらをご覧いただくとして、そもそもなぜ筆者がRadeon VIIをゲーミングに持ってくると思わなかったのかを説明したい。
7nmに微細化したわりには
ダイサイズが大きすぎる
下の写真はNext Horizonにおけるスライドから、Vega 10とVega 20のダイの部分をアップにしたものだ。
Vega 10はダイサイズが486mm2、Vega 20は331mm2と発表されている。「いくらなんでも大きすぎる」というのが、筆者の偽らざる心境である。実際ダイの内部を見ると、Vega 10の方は486mm2をほぼ使い切っているのに対し、Vega 20の方はかなり空きがある。下の画像で黄色くマークした部分は、実際には配線だけが通っている領域と思われる。
面積比で言えば26.8%、89mm2弱が「単に配線だけ」に費やされている計算になる。逆に言えば、パーフェクトな最適化が行なわれていれば、242mm2程度で収まる計算になる。
この最適化は7nm世代ではとても重要である。これが来年以降スタートするEUV(極端紫外線)では多少コストが下がるが、DUV(深紫外線)のマルチパターニングを使うTSMCの7nmの場合、ウェハーコストは16nm世代のほぼ倍近くに跳ね上がると見られているからだ。
おそらくGlobalfoundriesの14nmもTSMCの16nm世代とほぼ同等であり、ということはVega 20は本来Vega 10の半分ほどのダイサイズに抑えないと、原価が一緒にならない。
実際は331mm2と68%ほどにしか縮まっていないので、想定されるチップの原価は36%ほどVega 10よりも高くなる計算だ。つまり、14/16nmで660mm2ほどのダイを製造したのと同等のコストになる。
![](/img/blank.gif)
この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ