2015年のロードマップは未公開
デスクトップ向けはやめる?
デスクトップ向け製品がリリースされるか怪しくなってきたことに拍車をかけたのが、2014年11月に同社が公開した製品ロードマップである。モバイル向けは、Kaveriに替わりCarrizoが投入されることが明確にここで示された。
しかし、デスクトップ向けは2015年のロードマップが示されないままであった。これで「AMDは2015年にはデスクトップをやめるのではないか」といった観測まで飛び交うようになった。
トドメを刺したのが、2015年2月に開催されたISSCC(international Solid-State Circuits Conference:国際半導体回路会議)である。AMDはここでCarrizoの詳細を公開した(関連リンク)。
会議の名前にふさわしく、ここでは製品そのものというよりは、その製品の内部回路の実装方法が発表されたわけだが、AMDはここでCarrizoの設計が、KaveriをベースにHigh Density Libraryを利用したことと、低リークのトランジスタを多用したことを明らかにした。
性能と消費電力のどちらを重視するかは
Cell Libraryの数で決まる
内部回路についてはもう少し説明が必要だろう。連載237回でロジック回路の解説をした時には省いたのだが、例えばここで紹介したAND回路を内部に1個入れようと思った場合、設計者はいちいちトランジスタを追加して配線を……なんてことはしない。
実際にそれをやれば、最大限の高速化と最大限の回路節約ができるのだが、設計の手間も最大限になってしまい、現実的ではない。その代わりに、Cell Library、あるいはStandard Cell Libraryと呼ばれるものがファウンダリーから提供されるので、これをつなぎ合わせることで目的の回路を実装する形になる。
このCell Libraryと呼ばれるものは、実態としては「回路ブロックの塊」である。つまりAND/OR/NOT/NAND/NOR/XORといった一番基本的なレベルのロジック回路だけでなく、それを組み合わせてLatch/Counter/Adderなどのもう少し上位レベルの機能も提供してくれるものである。
Cell Libraryは通常、いくつかのバージョンが用意される。大雑把に言えばCell Libraryは通常トラック数なる数字で示されることが多い。Cell Libraryは物理的には長方形をしているが、この長辺(か短辺かは状況によって多少差があるが、通常は長辺)の長さ、正確に言えばその長辺につながっている配線の数である。
9トラックといえば9本の配線が並んでいる形で、12トラックといえば12本である。このトラック数は以前は15トラックなどもあったらしいが、最近は7.5/9/10.5/12トラックあたりが一般的である。
このトラック数が多いと、1つのCellに多くの機能を詰め込みやすいため、一定の機能を盛り込むために必要なCellの数が減り、結果として高速化につながる。これはパイプライン処理を考えるとわかりやすい。
パイプライン処理を構成する場合、パイプライン1段の処理時間が短いほど高速化が可能であり、そのためにはパイプライン1段の回路を減らすことが効果的である。トラック数の多いCellを使うと、トータルとしてのCell数を減らせるため高速化に有利である。
ただしその一方で、Cellが大きいということは、必ずしも複雑な処理が必要ない場合でも大きな面積を占めることになるので、面積的に無駄が多い。また面積が多いというのは配線長が増えるということであり、配線に起因する消費電力が増えることになる。
逆にトラック数が少ないと、1つのCellに盛り込める機能がやや減ることになり、複雑な機能を実現するためのCell数は増えることになる。これはパイプライン処理を考えた場合、トータルのCell数が増えることになるので、高速化にはやや不利である。
その一方、トラック数が多いCellよりも面積を有効活用するので、面積的な無駄は減るし、これにともない配線に起因する消費電力は減る。ということで、性能とダイサイズ/消費電力のどちらを取るかでトラック数を選ぶことになる。
→次のページヘ続く (Carrizoがデスクトップ向けに導入される可能性)
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 -
第875回
PC
1000A超のAIプロセッサーをどう動かすか? Googleが実践する垂直給電(VPD)の最前線 - この連載の一覧へ











