波長が非常に短いEUVで微細化が可能
ただし光源の出力不足に悩まされる
ここからが、やっと本題のEUVだ。EUVはExtra Ultra Violet(極端紫外線)の略で、光源に通常の紫外線よりもさらに波長の短い(13.5nm)光を使う方式である。このEUVを使う、という話はずいぶん前からアイディアが出ていた。EUVのメリットは波長が非常に短いことで、この結果既存の技術を使えばシングルパターニングで最先端プロセスの製造が十分可能だ。
最近の先端プロセスのコストが急上昇しているのは、何しろマルチパターニングに要する初期コスト(マスク代)と量産コスト(パターニングの繰り返し)が大きいからで、シングルパターニングで済めばこのあたりが解決することになる。
もちろん設備コストはバカにならないだろうが、設備代の償却が済めば低コストで先端プロセスが製造できることになる。ではなにが阻害要因かというと、EUV光源の出力が全然上がらないことだ。
これまで示してきた図はあまりに簡略したものなので、もう少し現実に近い構造としては、例えばニコンのこちらのページにステッパーの構造図がある。これは初期の高圧水銀ランプを使った構成だが、それでもウェハーにたどり着くまで複数のミラーやレンズを経由していることがわかる。
これらを経由すると、当然わずかながら光の損失が起きるので、それを補うだけの出力が光源には求められる。特に液浸を使うと、屈折率が上がる一方で光量は確実に落ちるので、それを補うだけの出力も必要である。
また露光である以上、当然ながら明るいほど早く露光できる。先ほどのビデオにもあるように、露光の時間をなるべく短くしないと、十分な速度でウェハーの処理ができない。一般にステッパーは量産工程では1時間あたり120枚以上の処理速度が必要(つまりウェハー1枚の処理時間は30秒未満)とされるが、EUVの場合、光源出力は最低でも200W、できれば500W近くが必要とされる。
下の画像は先のGLOBALFOUNDRIESの記者説明会の折に、Subramani Kengeri氏が「どうせ聞かれると思うので先に説明する」と示したものである。グラフは縦軸がスループット(1時間あたりのウェハー処理枚数)、横軸が光源の出力である。
オレンジの線は15mJ/cm2、緑の線が30mJ/cm2の場合で、それぞれ出力とウェハー処理枚数の関係を示したものだ。先に最低200Wと書いたのは、15mJ/cm2の強度でウェハーに光を当てるとすると、120枚/時を実現するにはおおむね200W程度の出力が必要になる。
GLOBALFOUNDRIESの試算によれば、既存のArF液浸のダブルパターニングをEUVのシングルパターニングで置き換える場合、おおむね170枚/時相当のEUV出力が必要になる。この場合、15mJ/cm2であっても450W程度の出力が必要になる。
またArF液浸のトリプルパターニングをEUVのシングルパターニングで置き換える場合、115枚/時相当のEUV出力が必要で、これだと200~450Wの出力が必要になる計算だ。これを踏まえたうえで、もし同社がEUVを導入するとすれば、500W相当の出力が必要になると説明している。
もっともこのあたりの考え方はメーカーによって異なる。インテルは先に配線を規則的に作ったうえで、後で任意の場所でパターンを切断して任意の回路を作るコンプリメンタリー・リソグラフィーという技術を利用しているが、EUVでこれを実現するためには1KWの光源出力が必要と説明している。
現状はどうかというと、上の画像にもあるように、一番良い話でも80Wが精一杯である。実はこの80Wも結構怪しくて、現実問題としては50W前後というところ。ここ5~6年、ずっと50W前後から出力が増えていない。
バースト、つまり本当に短い時間であれば2007年にCymer社が100Wを実現してはいるものの、これは本当に実験レベルの話で量産に使えるレベルではない。EUVが停滞しているのは、この光源出力強化が全然実現できないためであり、説明会の折にKengeri氏に「あなたの個人的な見解ではいつEUVが来ると思います?」と訪ねたところ「ここ数年、ずっと『2年後』という話になってるよね(笑)」というコメントが返ってきた。
現在このEUVを推進しているのはオランダのASML社であり、EUVの先駆者でありつつ、開発費の高騰で苦しんでいたCymer社を買収して傘下においたり、あるいは2012年にインテル、その他のメーカーから資金強化を受けるなどの対応で、なんとしてもEUVを実現させる意気込みを見せている。
ただ現時点での動きを見る限り、EUVは14/16nm世代にはもう間に合わないのは確定であり、10nm世代でも果たしてどうか、というレベルである。もし間に合うとすると10nmの次の7nmになるのだろうが、このあたりになるとCMOSで作れるのか? という話になってきており、そもそも市場が立ち上がるのかどうかさえも定かではない。
EUVもまた、ひょっとすると実現できるかもしれないが、その一方で見果てぬ夢に終わる恐れも多分に残っているのが現状である。

この連載の記事
-
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート - この連載の一覧へ