ロードマップでわかる！当世プロセッサー事情 第95回

今さら聞けないメモリーの基礎知識 FP～BEDO DRAM編

EDO DRAMとBurst EDO DRAMの仕組み

　Fast Page Modeをもうひとひねりしたのが、「EDO DRAM」(Extended Data Out DRAM)である。EDO DRAMではI/O Sense Ampとデータ線の間にバッファが入るような構造になった。これにより、DRAMチップはデータを出力しながら次のColumnアドレスを受け取れるようになり、読み出すデータの出力がより高速となっている。

図5 EDO DRAMのリードサイクル

図6 Burst EDO DRAMのリードサイクル

　これをさらに高速化したのが「Burst EDO DRAM」である。原理はEDOと同じだが、異なるのは「Columnアドレスを送るのも1回だけ」という点だ。例えば前ページの「0x100000H」から「0x100003H」までのアクセスの場合、Rowに「0x100」、Columnに「0x000」を与えると、続く「0x001/002/003」というColumnアドレスはDRAMチップが内部で作成して、自動的に出力されるという仕組みである。あとはCAS信号を定期的に上げ下げするだけで、データは連続して出力されることになる。

　上の図だけ見ていても、Burst EDOとEDOの差はわかりにくいかもしれない。EDOの場合、定期的にColumnアドレスを更新する関係で、実際にはそれなりディレイが含まれている。だがBurst EDOではColumnアドレスを更新しない分だけ、CASの上げ下げに直結してデータ出力が可能になり、結果としてEDO DRAMよりもやや高速にデータ出力が可能になっている。

★

　またこれらとは別に、「Static Column Mode DRAM」というものも存在した。これはFast Page Mode DRAM以前に登場した技術だが、アクセスパターンはFast Page Mode DRAMによく似ている。Static Column Modeの場合、DRAM内部に1ページ分(図3の赤枠部分)をまとめて保存できるSRAMを、DRAMセルとは別に内蔵するというものだった。

　Fast Page Modeでは最初にRowアドレスが渡され、これを受けてRow Address DecoderがRowを確定すると説明した。Static Column ModeではこのRowが確定した時点で、1ページ分の内容をまるごとSRAMにコピーする。以後は同じページ内に限って、Columnアドレスだけでアクセスが可能というわけだ。

　しかし1ページ分とはいえ、メモリーチップ内にSRAMを内蔵するのは当然高価格になる。またこの方式はメモリーの標準化組織「JEDEC」による標準化がやや遅れ、その間に同等のアクセス性能を持つFast Page Modeが普及してしまった。結果としてJEDECでは標準化されたものの、PC用のDRAMとして使われることはほとんどなかった。

　EDO DRAMに続くのが「SDRAM」となる。次回はSDRAMの仕組みについて解説したい。