このページの本文へ

  • はてなブックマークに登録
  • del.icio.usに登録
  • livedoorクリップに登録
  • Buzzurlに登録
  • StumbleUponに登録
  • Google Bookmarksに登録
  • Facebookでシェア
  • Yahoo!ブックマークに登録
  • お気に入りに登録
  • 本文印刷

SCEIと東芝、0.13μmプロセスのDRAM混載ロジックプロセス技術で提携

2001年03月13日 20時22分更新

文● 編集部

(株)ソニー・コンピュータエンタテインメント(SCEI)と(株)東芝は12日、SCEIの家庭用ゲーム機『プレイステーション』(PS)と『プレイステーション2』(PS2)向けの半導体(LSI)の製造に関して、0.13μmプロセスによる“DRAM混載ロジックプロセス”の技術提携で基本合意したと発表した。

“DRAM混載ロジックプロセス”とは、従来、複数個に分散していたDRAMとロジック回路のLSIを、単一のシリコン上に集積し、1チップ化したもの。これにより、メモリーバンド幅の拡大/アーキテクチャーの柔軟性/低消費電力化などのメリットが生まれるという。既に東芝は、0.13μmプロセスでのDRAM混載ロジックプロセスの技術を確立しており、今回の技術提携により、PS/PS2で用いるLSIの高集積化と高速化を目指すとしている。技術提携の詳細については、今後、両社で詰めていくという。なお、両社は、これまでPS用グラフィックスプロセッサー(GPU)の開発/生産や、PS2用CPUの共同開発/製造のために合弁で設立した(株)大分TSセミコンダクタの運営などで提携していたが、今回の合意は両社の提携関係をさらに強化するものになるとしている。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

ASCII.jp特設サイト

ASCII.jpメール デジタルMac/iPodマガジン

ASCII.jp RSS2.0 配信中

ピックアップ

富士通パソコンFMVの直販サイト富士通 WEB MART