ダイサイズから割り出す
Zen 2コアの構造
上の画像は基調講演の後で示された7nm EPYCのサンプルだが、パッケージ全体は既存のEPYCと一緒の75×58mmなので、ここからダイサイズを計算すると、以下のようになる。
CPU:7.25mm×10mm=72.5mm2
I/O:15.3mm×27.8mm=425.3mm2
ちなみにZenコアを搭載した既存のダイは213mm2なので、I/OチップはZenのダイのほぼ倍サイズになっている。
理由はインフィニティー・ファブリック・スイッチがかなり容量を食うだろうということと、このI/Oチップにもキャッシュ(4次キャッシュ兼ディレクトリーキャッシュ)が搭載されるためと筆者は予測しているが、さすがにこれをデスクトップやモバイルに持ち込むのは、コスト的にも機能的にも無駄が多い。
おそらくこのI/Oチップをそのまま使うのはEPYCと次世代のThreadripperのみで、デスクトップ/モバイル向けには別のI/Oチップを用意すると思われるが、それは例えば下図のようなものになるだろう。
最低1つのZen 2ダイのほか、ハイエンド向け(Ryzen 7の上位グレードや、ひょっとするとRyzen 9など)には2ダイ構成もありえるだろう。
逆にメインストリーム向けにはZen 2ダイ+(おそらくはやはり7nmで製造される)VEGAのダイを搭載することでGPU統合が可能になる。ひょっとするとGPUもI/Oチップの中に含むかもしれないが、その場合は14nmないし12nmでの製造になるので、あまり性能が上げられないことになる。
このあたりはもう筆者の推測なのであまり真面目に受け取ってほしくないのだが、ラインナップを自由に作りやすい。図の構成ではインフィニティー・ファブリック・スイッチの規模も小さいし、ディレクトリーキャッシュの必要もないため、4次キャッシュは搭載しないだろう。
そうなると相当I/Oチップのダイサイズは小さくできるはずである。このデスクトップ/モバイル向けのI/Oチップを100mm2以下に抑えられれば、かなり価格競争力は高いだろう。
![](/img/blank.gif)
この連載の記事
-
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ