前回はZシリーズの系列を解説したので、今週はPOWERシリーズの系列を解説しよう。といっても、POWERシリーズはこれまでもいくつか説明している。
そもそもPOWERプロセッサーが生まれるまでの経緯(ROMPからPOWER1への移行)は連載494回で触れているほか、そのPOWER1→POWER2への変遷は連載289回のASCI Blueで、POWER3は連載290回のASCI Whiteで、POWER4→POWER5は連載293回のASC Purpleでそれぞれ説明している。
簡単にまとめれば、以下の変遷を辿っている。
POWERプロセッサーの変遷 | ||||||
---|---|---|---|---|---|---|
POWER1 | POWERアーキテクチャ元祖 | |||||
POWER2 | スーパースカラー搭載、ワンチップ化 | |||||
POWER3 | Out-of-Order搭載、実行ユニット強化、SMP対応 | |||||
POWER4 | スーパーパイプライン化による高速動作、MCMによる8P構成 | |||||
POWER5 | SMT搭載 |
スーパーパイプラインで高速化した
POWER4とPOWER5
そのPOWER4/POWER5のパイプライン構造は下の画像のような構成である。POWER4は2命令同時解釈、4命令同時発行で、POWER 5はこれが2命令同時解釈、8命令同時発行に強化されてはいるが、パイプライン段数は整数演算14段、FPU演算17段で、これはPOWER5にも継承された。
画像の出典は、MicroProcessor Forum 2003におけるBalaram Sinharoy博士(POWER5 Chief Scientist, IBM Systems Group)の“IBM POWER5 Systems”

この連載の記事
-
第819回
PC
次期Core UltraシリーズのPanther Lakeは今年後半に量産開始 インテル CPUロードマップ -
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート - この連載の一覧へ