CPU黒歴史AMD編の第4弾は「Barcelona」こと、初代「K10」の話をしたい。正式な開発コード名はともかく、発表当時は社内外でこのK10ベース「Opteron」の開発コード名であるBarcelonaが広く使われていたので、本稿でもこのBarcelonaを使って話を進めよう。
多くの改良を取りこんだBarcelona
Barcelonaという名前、そして細かな内部構造が初めて発表になったのは、2006年10月に開催された「Micro Processor Forum 2006」だったと記憶している。この時はAMDのベン・サンダー氏(Ben Sander、Principal Member of Technical Staff)が説明しており、その後同じ内容が2006年末に開催されたアナリスト向けミーティング「AMD Day 2006」でも発表されている。
この時点でのBarcelonaの主な特徴は、既存のK8コア(Athlon 64 X2)をベースに同じ65nm SOIプロセスを使いながら、以下の項目が改善点として挙げられた。
- ネイティブ・クアッドコア化
- IPCを改善
- 128bit SSE動作をサポート
- メモリー帯域を拡張
- 3次キャッシュを搭載
- 仮想化支援機能の搭載
- 電源管理機能を拡充
IPCに関する最大の目玉は、命令フェッチを最大32Byte/サイクルに広げたことである。ほかにもIPCについては、「Sideband Stack Optimizer」(後述)などいろいろな項目が並んでいる。
Sideband Stack Managerとは、インテルが「Dedicated Stack Manager」という名前でPentium Mから搭載したものとほぼ同じ機能で、PUSH/POPというレジスターの退避/復帰命令を、ALUを使わずに処理する機能である。IPCに関するそのほかの改良点は、おおむね既存の回路の改良といったところ。個々の要素が大きくIPCを引き上げるわけではないが、全体を組み合わせることでIPCの改善がある程度実現される、という話であった。

この連載の記事
-
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ - この連載の一覧へ