このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第417回

10nmをスキップし7nm FinFETに移行 Globalfoundries 半導体ロードマップ

2017年07月24日 11時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

第1世代7nmの生産コストは14nmの40%増
第2世代7nmでようやく14nmと同じ生産コストに

 さて、この14LPP+と14LPP++で時間を稼いでいる間に7nmをということだが、Globalfoundriesによれば30%の性能改善と、60%以上の省電力化、そして50%ものダイエリア削減が可能になるとしている。

もうプロセスルールは実際の寸法を示していないので、数字でそのままサイズを判断することはできない。が、それでも14nm→7nmでエリアサイズはおおむね半分になるとしているようだ

 用途は上の画像に示されるような、高性能プロセッサーなどであり、これは分かる。おもしろいのが、“2x output per wafer”なのでダイエリアそのものは半分になるにもかかわらず、ダイコストは30%の削減にしかならないこと。

 これは7nm世代のウェハー生産コストが、14nm世代の40%増になることを意味している。理由は簡単で露光である。TSMCと同じく、7nm世代ではQuad Patterning(4回露光)が必要になるからで、このコストを下げるためには露光装置にEUV(Extreme UltraViolet lithography:極端紫外線リソグラフィー)が必要になるのは間違いなく、こちらの導入と据付、運用状態に持ち込んでからの調整などには相応の時間がかかる。

 連載415回でも書いたが、露光装置そのものは今年中に納入されても、実際に運用段階まで持ち込めるのは早くて2019年になる。

 このEUVを露光に使うのが、7nm FinFETの第2世代である。AMDのロードマップで言えば、Zen 3世代に使われる7nm+がこれだ。

 ではその手前、2018年中に量産に入る予定の7nmは? というと、これはArF+液浸しかない。7nm世代でウェハー生産コストが4割も跳ね上がるのは、おそらくはこのためである。

 ある程度まではダイサイズの縮小で相殺できるとは言え、基本的にはプロセスが微細化するごとに新機能やコアの増強を図ることでダイサイズを一定にしてきたPC業界向けとしてはやや厳しい。

 7nm FinFET第1世代に関してはコストを抑えようとすると、理論上はダイサイズを14nm世代の70%程度に抑えないといけないことになる。密度は倍なので、利用できるトランジスタ数は1.4倍程度。つまり8コアのCPUを10コアにするのは可能だが、12コアは厳しいというあたり。

 CPUは10コアでもおつりがくるが、コアの数が性能に直結するGPU向けは致命的である。このあたり、14nm世代と同じウェハーコストになるのはEUVが本格稼動する2019年以降で、そこまでは我慢の日々が続く、ということだろうか。

 慰めにもならないが、これはGlobalfoundriesだけでなく、TSMCも当然同じである。その意味では、2018年は「相次いで7nm世代の製品が投入されるものの、あんまり性能が上がった気がしない」年になるかもしれない。

 ちなみに5nm以降については、そもそも構造が確立していない。そろそろトランジスタよりも配線層がボトルネックになってくる世代だが、これに対する対処方法の決定打がないうえ、さらに投資額がかさむことが予想されている。

 先のDigitimesのインタビューでもJha氏は、Globalfoundriesも5nm向けの研究開発は開始したが、5nmを必要とするアプリケーションも見えず、またトランジスタや配線の構造なども明確でないとしている。

 Jha氏の個人的な見解では、少なくとも2020年まで5nm世代が来ることはないだろう、というものだった。

 ところでTSMCでは16FF+→10FF→7FFというハイエンド向けとは別に、16FFC→12FFC→7FFCというメインストリーム/ローパワー向けプロセスが用意されていることを前回説明したが、GlobalfoundriesでこれにあたるのがFD-SOIである。

 もともとGlobalfoundriesはAMDが導入したPD-SOIを受け継いでおり、その後IBM Microelectoronicsの買収によりFD-SOIの技術も入手した。さらにSTMicroelectronicsの開発した28nmのFD-SOIのライセンスも受けているが、2015年にGlobalfoundriesが発表したのが22FDXという22nm FD-SOIのプラットフォームである。

2015年の発表時には22FD-UHP(Ultra High Performance)もあったはずなのだが、いつのまにか消えてしまった

 22nm FD-SOIのプラットフォームは以下の3種類がある。

各ビデオカードの比較表
22FDX-ULP Body Biasを利用することで、最低0.4V駆動での動作が可能となっており、28nm HKMGプロセスと比較して平均50%、最大で70%もの消費電力削減が可能となる。
22FDX-ULL 22FD-ULPプロセスにマスクを1枚追加した、リーク電流の削減に特化したIoT/ウェラブル機器向けプロセス。リーク電流を1~10pA/μmのレベルに抑えられるとしており、40nmプロセスと比較して80%以上の消費電力削減が可能。
22FDX-RFA LTE-AやMIMO Wi-FiなどのRF段に利用可能で、従来と比較して最大50%の消費電力削減が可能となっている。

 実はこの22FDX、どこまで利用されるか当初は怪しんでいたのだが、実際には順調に顧客もつき、量産も順調のようで、すでに製品の出荷も始まっている。FD-SOIの場合ウェハーそのもののコストが高くつく反面、ウェハー以外の量産コストはFinFETに比べるとずっと安いということで、トータルコストでは遜色ないところまで落ちてきている。

 ピーク性能はFinFETにおよばないが、省電力とかアナログ/RFには絶縁層の存在がうまく作用しており、次第に普及しつつある。これに手ごたえを感じたのか、2016年9月にはこの後継として12FDXを発表している。こちらはまだ詳細は明らかでないが、2019年ごろの量産開始を計画しているようだ。

12FDXでは、ついに動作電圧が0.4Vをきるところまで到達した

 この22FDX/12FDXが、PC向けのCPUやGPUに使われることはないと思うが、バリュー向けのスマートフォン向けや、組み込み機器(たとえばCMOSカメラに内蔵されるコントローラー)などに広く使われていくと見られており、気がついてないだけで実は22FDXを使ったチップを使っていた、なんてことになっていくかもしれない。

前へ 1 2 3 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

富士通パソコンFMVの直販サイト富士通 WEB MART

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン