約1年近く続けてきたスーパーコンピューターの系譜。その最後として今回はFPGAを解説したい。
古くはCCC(Cray Computer Corporation)の閉鎖後に設立されたSRC Computersが、FPGAをベースとした製品をリリースしていた(現在もしている)し、CRAYも一時期XD1をリリースしていた。
昨今はマイクロソフトがデータセンターでFPGAを使っていたという話もあり、実はデータセンター向けのニーズが徐々に増えつつある。このFPGAについては連載307回でさらっと解説しているが、もう少し細かく説明しよう。
あらゆる回路を構成できる反面
ICを複雑につなぐ必要がある
FPGAはField Programmable Gate Arrayの略である。“Field Programmable”が肝で、つまり製造後に内部のロジックを書き換え可能なゲートアレイという意味となる。もちろん、これでは意味がわかりにくいだろう。
そもそもデジタル回路はすべて0か1の2値で表現される、という話は連載237回で紹介した。
連載237回では2bitの加算器(Adder)回路を解説したが、全体を「入力が4bit(A0/A1/B0/B1)、出力が3bit(OUT 0/1/2)の箱」とみなすこともできる。
したがって、図2のように、4bitの入力と3bitの出力の組み合わせが図1とまったく同じ別の回路を構成すれば、それは図1の回路と置き換えて2bitの加算器(Adder)と称することができる。ここまでは普通の話だ。
当初、真空管やトランジスタベースだったデジタル回路は、TI(Texas Instruments)の7400シリーズや、その後継の標準ロジックICをベースに構成できるようになった。
この7400シリーズはものすごく多い(Wikipediaに一覧がある)ため、これを組み合わせれば複雑な回路も構成できる一方、標準ロジックに含まれていない回路を組みたい場合、標準ロジックICを複数個、複雑につなぐ必要があり、これが面倒だった。
そこで、回路を自由に構成できるICがほしい、という希望は昔から多くの人が抱いていた。これを最初に実現したのがPLD(Programmable Logic Device)である。
製品としてはMonolithic Memories, Inc.(1987年にAMDに買収され、その後Vantisとしてスピンアウト後、Lattice Semiconductorに買収された)がリリースしたPAL(Programmable Array Logic)が最初のものとなる。

この連載の記事
-
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート - この連載の一覧へ