混合精度の変換を自動化し
必要な箇所だけを計算する
ではそのDynamic Executionとはなにか? というのが下の画像だ。ポイントはControl Flow(複数のサブセットを常に用意しておき、なにをどのタイミングで実行するかを自由に制御できる)と、Sparse Compute(疎のデータセットを与えられたときに、必要な箇所だけを計算する仕組み)が実装されることだ。
またAIにおいては、必ずしも全ステージで同じ精度である必要はない。なので、混合精度での演算であることが多いのだが、既存のプロセッサーでは精度の変換を一度かける必要があるので、これを自動化できると効率があがる。
そしてデータの自動圧縮/解凍は、そうした機能を持つプロセッサー(というかアクセラレーター)は実際に存在するが、これからはこうしたものが必要になるという話である。
ここで2つ目のSparce Compute。密行列の処理の場合、処理回数は行列の大きさの3乗に比例する。ところが、どれか1つでも疎があった場合、「必要な箇所だけ計算する」機能があれば大幅に性能が上がる、とする。
この「必要な箇所だけ計算する」機能は、さまざまなアプリケーションで利用可能である一方で、「どの程度の単位で必要/不要を見極めて判断するか」がアプリケーションによって異なるので、サイズも自動調整できることが望ましい。
これらは当然ながらソフトウェアでやっていたらむしろオーバーヘッドが増えるので、全部ハードウェアで行なわないと意味がないことになる。
パケットプロセッサーのTensixで
2Dトーラス構造のNoCを構成
こうした目的に対してTenstorrentは、Tensixと呼ばれる演算エレメントを最小単位とし、これを複数個組み合わせる形である。
このTensixは内部にConditional Executionの仕組みを持っているようで、BERT(Bidirectional Encoder Representations from Transformers:自然言語処理モデルにおける機械学習のトレーニング手法の1つ)のようなケースでも効率的に処理が可能としている。
従来のモデルでは、シーケンスの最大長一杯にデータを詰め込んで処理しないと効率が悪い(のでPaddingという処理が発生していた)が、Tensixでは最大長まで詰めなくても変わらないスピードで処理できるので、結果的に高速になる
またこのBERTの場合、「どこから次の文節が始まるか」を予め分析して、分解して文節を与える必要があるが、これをTensixは動的に切り替えできるとする。
そのTensix、中身は一種のパケットプロセッサーである。入力されたパケットに対して所定の処理をして結果を送り出すだけという、ある意味これもDataflow的な動作をする。
一種のパケットプロセッサーであるTensix。図にはCompute Engineが4TOPSとあるのに、処理性能が~3TOPSというのは、カタログのピーク性能は4TOPS、実効3TOPSの意味だろうか?
さらにその中身は、5つのRISCコアが制御用に動き、これが4TOPSで動くCompute Engine(これはいわばアクセラレーター的に動作するのだろう)とPacket Processing Engine(これはパケット処理のみ)をそれぞれ扱う形になるとする。
5つのRISCコアがそれぞれアプリケーションコードを1スレッドずつ動かす格好で、そこからPacket Processing EngineとCompute Engineを呼び出す格好になるのだろうか? このCompute Engineの詳細がもう少しわからないと今一つ中身ははっきりしない
各々のTensixはネットワークで接続される格好になっている。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第889回
PC
なぜ巨大チップは歪んで壊れるのか? SK HynixのHBM4「MR-MUF」とTSMCのCoWoS-Lを襲う熱膨張の罠 -
第888回
PC
NVIDIA Rubin Ultra開発中止の真相! 180層CoWoS-Lの歪曲トラブルと、急造ラックNVL576に透ける苦肉の策 -
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 - この連載の一覧へ

















