今週は業界に痕跡を残して消えたメーカーをお休みして、久々にスーパーコンピューターの話である。11月12日~17日にコロラド州デンバーでSC17(Supercomputing Conference)が開催された。
TOP500のランキングもこれに合わせて更新され、日本の海洋研究開発機構(JAMSTEC)が導入した暁光(Gyoukou)が絶対性能で4位(19.1PFLOPS)になり、一方性能効率を競うGreen 500では1~3位+5位が全部PEZY-SC2で占められる(遂にトップは17GFlops/Wを超えた)という結果になるなど、いろいろと変化があったのだが、その話はおいておく。
画像の出典は、“JAMSTECのプレスリリース”
コードネーム“Knights Hill”こと
第3世代Xeon Phiが開発中止
このSC17の開催に合わせ、インテルのTrish Damkroger氏(VP, Data Center Group and GM of Technical Computing Initiative)は“Unleashing High-Performance Computing Today and Tomorrow”と題するブログ記事を掲載したが、この中でさらっとKnights Hillの開発を中止することを発表した。
当該部分を抜き出すと“One step we're taking is to replace one of the future Intel Xeon Phi processors (code name Knights Hill) with a new platform and new microarchitecture specifically designed for exascale.”(我々はExascaleに向けた新しいマイクロアーキテクチャとプラットフォームの製品を、Knights Hillで知られていた将来のXeon Phiと入れ替えることを決めた)とされている。
ちなみにこの決定は、顧客の要望によるものである、というのがDamkroger氏の説明である。この説明をもう少し細かく紹介したい。まずは「顧客の要望」である。
もともと1995年あたりから、米国のスーパーコンピューター戦略を牽引してきたのがASCI(Accelerated Strategic Computing Initiative)/ASC(Advanced Simulation and Computing program)だという話は連載286回で説明した。
このプログラムは現在も継続中で、ローレンス・リバモア、ロスアラモス、サンディアの国立研究所に分散する形で開発や利用が続けられているわけだが、これとは別に(厳密には全然別ではないのだが)ECP(Exascale Computing Project)と呼ばれるプロジェクトが2016年あたりから動き出している。
ECPの前身は2015年にオバマ前米大統領の下で立ち上がったNational Strategic Computing Initiativeであり、そのさらに前身は2008年に米エネルギー省内の科学部と国家核安全保障局が共同で始めたプロジェクトに遡る。
このプロジェクトには、その後サンディア国立研究所とオークリッジ国立研究所も加わり、2013年にはDOE Exascale Initiativeとして基本的な要求がまとめられた。ここで示されたのが「2020年(後に2022年に訂正)に、ピーク性能1 ExaFlopsのマシンを20MW以内の消費電力で実現する」という、基本方針である。
さてこのDOE Exascale Initiativeを下敷にしてNational Strategic Computing Initiativeが示され、これを元に実際にExascaleのマシンを構築しよう、というのがECPという組織である。
ちなみにECPの資料を読んでいると、性能そのものは1EFLOPS(現在ある20PFLOPSマシンの50倍)で変らないが、運用時の消費電力は20~30MWになっており、やはり20MWの枠は厳しいようだ。
画像の出典は、2016年9月のASCAC(Advanced Scientific Computing Advisory Committee Meeting)における、オークリッジ国立研究所Douglas B. Kothe氏の資料“Exascale Applications: Opportunities and Challenges”

この連載の記事
-
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート - この連載の一覧へ