CPUアーキテクチャーの進化
CPU高速化の常套手段 パイプライン処理の基本 【その1】
2010年09月06日 12時00分更新
これをもっと高速化したい、という場合にはさらにパイプラインのステージを細分化することもある。図6では各ステージが3つの回路で構成されていたが、これを全部ばらばらにして、細かくラッチを入れた図8のような回路にした場合、動作周波数をさらに高速化できる(図9)。
これなら各々の処理に起因する遅れはさらに少ないから、ラッチのタイミングをもっと高速にしても十分間に合う。その分クロックの速度を引き上げられるというわけだ。こうした細分化したパイプライン構造を、「Super Pipelinging」(スーパーパイプライニング)、あるいは「Hyper Pipelining」と呼ぶ。
もっとも、こうしたパイプラインの増加は2つのデメリットがある。ひとつはパイプラインストールやパイプラインハザードなど、予想外の事態によりパイプライン処理が止まったり、やり直しになったりした場合、その影響が非常に大きいことだ。
もうひとつは、ラッチの数そのものが大幅に増えたことによる、消費電力の増大である。Pentium 4のNetburst Architectureの場合、前者は設計段階から想定されており、これを補うための仕組みが用意されていたが、後者に対する備えが甘かった。これが結果的に消費電力の増大や過大な発熱につながり、最終的には製品寿命を縮めることになってしまった。
ということで次回はパイプライン処理の問題とその対策を解説したい。
![](/img/blank.gif)
この連載の記事
-
第775回
PC
安定した転送速度を確保できたSCSI 消え去ったI/F史 -
第774回
PC
日本の半導体メーカーが開発協力に名乗りを上げた次世代Esperanto ET-SoC AIプロセッサーの昨今 -
第773回
PC
Sound Blasterが普及に大きく貢献したGame Port 消え去ったI/F史 -
第772回
PC
スーパーコンピューターの系譜 本格稼働で大きく性能を伸ばしたAuroraだが世界一には届かなかった -
第771回
PC
277もの特許を使用して標準化した高速シリアルバスIEEE 1394 消え去ったI/F史 -
第770回
PC
キーボードとマウスをつなぐDINおよびPS/2コネクター 消え去ったI/F史 -
第769回
PC
HDDのコントローラーとI/Fを一体化して爆発的に普及したIDE 消え去ったI/F史 -
第768回
PC
AIアクセラレーター「Gaudi 3」の性能は前世代の2~4倍 インテル CPUロードマップ -
第767回
PC
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ -
第766回
デジタル
Instinct MI300のI/OダイはXCDとCCDのどちらにも搭載できる驚きの構造 AMD GPUロードマップ -
第765回
PC
GB200 Grace Blackwell SuperchipのTDPは1200W NVIDIA GPUロードマップ - この連載の一覧へ