前回はZen 3/Zen 3+ベースの2製品を説明したので、今回はZen 4ベースの話である。といってもKTU氏のレポートでもわかるように、実はあまり情報がない。現状で言えば、以下がAMDからの公式な情報である。

Socket AM4とAM5でヒートシンクは共通
ヒートスプレッダの大きさはほぼ変わらない

　ではここから深堀りしていきたい。まずヒートシンクについて。下の画像は、Ryzen 7 5800X3DとZen 4 Ryzenの両方が掲載されたスライドから抜粋して、縮尺を調整したうえでいろいろ細工したものだ。

　そもそもSocket AM4とAM5でヒートシンクが共通、ということはパッケージのサイズは大きくは変わらないものと考えられる。Socket AM4の場合、ピンは39×39列で1521ピン分実装可能だが、中央に余白があるので1331ピンとなっている。

　ただピンよりLGAのPadの方が実装密度を上げられるし、実際インテルもLGA1700をほぼ同じ大きさで実装している（多少縦長だが）。実際にはAM5の方が微妙にパッケージは大きくなる可能性があるが、その場合でも同じヒートシンクを使えるという時点でヒートスプレッダの大きさは大きくは変わらないと見られる。せいぜいが現在の39mm角が40～41mmになる程度だろう。

　一応ここではパッケージのサイズが変わらないという前提で話をすると、ではヒートスプレッダが穴付きになった理由は？　といえばパスコンの位置がより外側に配されるようになり、これを避けるために空隙を作らざるを得らなかったのだろう。

　これは上の画像を見比べるとわかるが、パスコンを置くエリア(赤線で囲われた部分)がパッケージの外縁により近いところに配されていることがわかる。この結果、CCDとIODを配置できる部分(黄色)がより大きくなった形になる。

　ではなんのためにこのような変更をしたのであろうか？　普通に考えれば、ダイサイズが大型化した、というあたりが予測できるのだが、そもそも製造プロセスをTSMCのN7からN5に変更したことで、ダイそのものは相当小型化されると予測される。なにしろTSMCの説明ではこのN7→N5で以下の利点が見込めるとしている。

　現在のZen 3コアがおおよそ72mm²と推定されるので、これをそのままN5に移行すると40mm²程度まで縮小できる計算になる。下の画像はZen 4 Ryzenのパッケージの上に、45%縮小したZen 3のダイを2つ載せた図であるが、明らかに余白が多いというか、そもそも黄色いエリアをわざわざ大きくした理由がわからないほどにスペースが余る計算になる。

　実際にはZen 3→Zen 4ではかなりパイプライン構造を増やすと思われるし、3次キャッシュの容量も増やすだろうが、それでもせいぜいが50mm²程度に収まるだろう。特に3次キャッシュに関しては3D V-Cacheを利用する可能性もあるわけで、すると3次キャッシュの容量を増やしてもダイサイズは増えないことになる。

　3D V-Cacheの方式にすると、下位モデル(Athlon、Ryzen 3/5)は3次キャッシュを少なめ、上位モデル(Ryzen 7/9、EPYC)は多めにするといった作り分けが容易になるので、例えばダイそのものの3次キャッシュ容量は現在と同じ32MBのままにして、上位モデルはそこに32MBなり64MBを積層する形で性能とコストの差別化を図りやすくなる。それを考えると、ダイサイズはやはり大きくても50mm²程度と想像する。

　ではIODが大型化するのか？　というと、おそらくそれもノーである。実はZen 4世代からはついにすべてのSKUで原則GPUが統合されるらしい(インテルで言うところのF SKUに相当するものが用意されるかどうかは不明)。これはIODの側に統合される格好だ。

　このIODであるが、TSMCのN6で製造という話になっている。構成であるが、メモリーコントローラーとPCIeのコントローラー、いわゆるチップセット機能(電源管理やI/O、ブート、セキュリティー)に加えて、2CU構成のRDNA2が搭載されるとしている。そして肝心なのは、製造プロセスがTSMCのN6になると言われていることだ。

　AMDはすでにTSMCのN6を使い、Navi 24ことRadeon RX 6400/6500XTと、Ryzen 6000 Mobileシリーズを製造している。そのRyzen 6000 Mobileのダイは下の画像に示された通りである。

　実はこのRyzen 6000 MobileのダイからCPUを取り去り、CUを2つに減らしたうえで、CCD接続用のインフィニティー・ファブリックのI/F(というかPHY)を追加すれば、IODが完成する。

　下の画像は先のスライドからダイ部分を拡大して抜き出したものだ。ブラックアウトしている部分が、Ryzen 6000 Mobileにあって、IODには不要な部分である。CPUコアは全部要らないし、CUも12CU→2CUに減らせるので大幅にエリアサイズを削減できる。

　今のところRyzen 6000 Mobileシリーズのダイサイズは不明なのだが、FP7と呼ばれる全体のパッケージサイズは35×25mmと言われており、これが事実だとすればダイサイズは16.2×12.3mmで199.3mm²ほどとなる。

　面倒なので200mm²として扱うが、上の画像でブラックアウトした面積は全体の37.6%ほど。つまりブラックアウトした部分を除いた、Zen 4向けIODに必要と思われる部分の面積は62.4%の124.8mm²となる計算だ。

　この数字は、現在のZen 2/Zen 3ベースのRyzenで使われているIODのサイズ(125mm²)とほとんど変わらない計算になる。実際にはここにインフィニティー・ファブリックのPHYの追加があり、内部の再配置にともない多少無駄が増える可能性はあるが、その一方でSATAなどのI/Oやブートなどの機能は外付けのチップセット側でまかなえるので、その分の面積が減る(減らない可能性もある)。

　したがって、おそらく130mm²程度まで大型化する可能性はあるが、140mm²まで行くことはないだろうと思われる。

コア数を増やすトレンドに従い
Zen 4 Ryzenには4ダイ構成が投入される？

　次に、明らかに余分なスペースが増えたZen 4 Ryzenの目的は何か？　という話だが、筆者なりの回答が下の画像だ。つまり4ダイ構成で最大32コア/64スレッド製品がZen 4世代で投入されると予測する。

　これはパッケージサイズからの推定ではあるが、市場の需要を考えても理にかなっている。まずZen 4の世代ではGenoaが96コア/192スレッドになり、Bergamoは128コア/256スレッドに達する。

　ということは、Threadripper Proも当然ハイエンドは96コアであり、ミドルレンジが72コアや48コアになる。つまり32コア製品は、Threadripper Proで出るかどうか微妙なラインになるわけだ。

　加えて、インテルもこの市場に多コア製品を投入する。Alder Lakeは8P+8Eで16コア/24スレッドだが、次のRaptor Lakeは8P+16Eで24コア/32スレッドに達すると言われており、コア数が増えるトレンドそのものは引き続き健在である。

　昨今ではAIを利用した機能を搭載したアプリケーション(Photoshopだけでなく、Officeなどにも搭載されている)が増えており、コア数の多さがそのまま性能に直結しやすい環境がそろい始めてきたこともこれを後押ししている。

　もちろん全SKUが4ダイというわけではなく、Ryzen 9(あるいはさらにその上？)のSKUだけで、ローエンドは1ダイということになると思うが、製品差別化という観点でもダイ数のオプションが広がるのは悪いことではない。

　ちなみに上の画像でIODが上側に配されているのは、パスコンの位置関係からの考察である。IODにもパスコンは必要だが、それよりもCCDの方が消費電力が多いから、当然CCDのそばにパスコンを並べる必要がある。そうなると、下半分にCCDが集まり、上側にIODという位置関係になるかな？　というのが筆者の判断だ。

　ついでに内部構造についても簡単に触れておきたい。実はいまだにZen 4の正確な中身は不明である。以前Ryzenが出る「前」に、GCCに対するzenver1パッチの情報から内部推定をしたことがある。その後AMDはZen 2/Zen 3に対するGCCパッチを投稿しているのだが、現在進行中のGCC 12に対してのzenver4パッチがまったく上がっていないためだ(Redditでもこの件で投稿があった)。

　ただ筆者は別件でZen 3の内部解析をした結果で言えば、4命令同時デコードのx86プロセッサーとして、Zen 3コアは一番高い完成度を持っていると判断している。

　もちろん改良の余地があり、それはZen 3+としてリリースされたわけだが、競合であるAlder Lake(Golden Cove)はPeak 6命令/サイクル、Sustained 5命令/サイクルのデコーダーとそれをカバーするアウト・オブ・オーダー構成のバックエンドを組み合わせることでZen 3を上回るIPCを実現しており、AMDもZen 4世代で5命令/サイクルのデコーダー＋それに見合うアウト・オブ・オーダーのバックエンドを実装すると想像している。

　下図は、Zen 3の構造をそのまま5命令/サイクルに拡張した構成例だが、整数部はおそらくALU×5、AGU×4、BR×2(うち1つはALUと共用)といった構成になる。

　FPU側はZen 3と同じだが、2つの256bit FPUが連携してAVX512演算を1命令/サイクルで処理可能になっていると思われる(これをカバーするために、AGUは×4構成を想定している)。

Zen 4対応のチップセットは
Globalfoundriesが製造する可能性大

　最後にチップセットについて。機能的にはRyzen 6000 Mobile（下の画像）に準ずる形での機能が実装されると思われる。

　このうちUSB4に関してはCPU側(のIOD)に実装されることになるだろう。PCIeに関しては、CPUからはPCIe Gen5 x16(GPU用)とx4(NVMe用)が出て、チップセット側からはPCIe Gen4になるものと思われる。

　このチップセットであるが、型番的に言えばX670(仮称)になるであろうハイエンド向け、当初はTSMCの6nmで製造すると思っていた。Ryzen 6000 Mobileではこれで実装されているので、それをそのまま持ってくればいい。

　この方式は前例があって、X570がそれである。実はRyzen 3000シリーズのIODがそのまま利用されている。先にIODの内部で面積が「減らない可能性もある」と書いたのは、ひょっとするとX670(仮称)にもそのままIODが流用される可能性が残されているからだ。実際、昨年の年末まではこの公算が非常に高そうだった。

　これがひっくり返ったのは、昨年12月23日、GlobalfoundriesがAMDと2025年までウェハー供給契約を延長、AMDは2025年までに総額21億ドル分のウェハーをGlobalfoundriesから購入すると発表したことだ。問題はそうなるとGlobalfoundriesでなにを作るのか？　という話になる。

　1つはローエンドのAシリーズAPUを、Zen 2世代まで引き上げることだ。AMDではまだA12-9800が販売されており、Chromebook向けなどに提供されているが、さすがにいまさらExcavatorコアはないだろうし、製造プロセスも28nmである。これを12nmをベースとしたPicassoに切り替えるだけで競争力は大分増すだろう。

　ただこれだけで21億ドル分をまかなえるとは到底考えられない。となると可能性として大きいのはチップセットである。Globalfoundriesの12nmならPCIe Gen 5は厳しいが、Gen 4ならすでに稼働しているので十分いける。

　USB4は厳しいかもしれないが、これをCPU側に肩代わりしてしまえば、USB 3.2 Gen2x2まではすでにRyzen 5000シリーズで実績がある。システムの数だけチップセットは必要なので、実際インテル600シリーズは14nmで製造されており、Globalfoundriesの12LP(やその後継の12LP+)なら十分だろう。

　X670(仮称)もGlobalfoundriesに委託するのか、それともその下のグレードだけなのかは現状判断はできないが、従来ミドルレンジのチップセットは台湾ASMediaが設計、製造はTSMCの28nm(400世代は55nmで、500世代は40nmと言われていたが、一気にスキップしたらしい)であり、これらもGlobalfoundriesに切り替わるのではないかと思う。ただしASMediaがGlobalfoundriesを使うかは微妙なところで、ひょっとすると全グレードともにAMDの設計・製造に切り替わるのかもしれない。

　以上のように、不明な点は多い。Zen 4の内部構成の詳細は、製品が出てくるまでは明らかになりそうにないが、おそらくCOMPUTEXが開催される今年6月のタイミングでもう少し情報が出ることが期待できるので、そこまではお預けという格好だ。