いまいちはっきりしない
Core Complexの構造
昨年開催されたAMDの発表会Next Horizonでも、今年のCESの基調講演でもはっきりしなかったのはCCXの構造である。
下の画像はZenベースのダイの内部ブロック図であるが、2つのCCXは直接つながっておらず、インフィニティ・ファブリック経由での接続となる。
画像の出典は、“Processor Programming Reference (PPR) for AMD Family 17h Model 01h, Revision B1 Processors”
これを簡単に書けば、下図のような構成になる。
Ryzen、あるいはRyzen 2の場合、このインフィニティ・ファブリックはCPUダイの中だけで閉じているのでこれでも問題はなかったのだが、Zen 2ベースの場合はメモリーなどに対してもインフィニティ・ファブリック経由で接続することになる。
ということは、この構造を継承したとすると、下図のような構図になってしまう。これは果たして合理的かどうか? という話だ。
CPUダイの側とI/Oダイの側の2つのインフィニティ・ファブリックのスイッチが連携して動くとすれば、インフィニティ・ファブリックをまたいでのCPUコア間の通信がさらに遅くなることになる。
逆に連動していないとすれば、CPUコアからメモリーアクセスを行なう場合、CPUコア→CPUダイ側のインフィニティ・ファブリック スイッチ→I/Oダイ側のインフィニティ・ファブリック スイッチ→メモリーコントローラー、と2つのスイッチを挟むことになり、そうでなくても大きくなりそうなレイテンシーがさらに増えることになり、あまり賢明とは思えない。
それもあって筆者は、Zen 2世代では下図のようにCCXが拡張されたのではないかと考えている。
つまりCPUコア同士はインフィニティ・ファブリックを介さず3次キャッシュ経由で直接接続されており、この3次キャッシュにインフィニティ・ファブリックのI/Fだけが用意されている。そしてインフィニティ・ファブリックのスイッチそのものはI/Oダイの側に集約されているという案だ。
そもそもなぜCCXが4コアベースなのかといえば、Raven Ridgeが4コアだからというのが答えになる。4コア製品が最小単位だからCCXは4コアベースとし、8コア製品はCCXを2つ搭載したわけで、もし最小構成が8コアならばCCXを8コアに拡張してもかまわないということだ。
もっともこの案にもいくつか欠点がある。最大のものは、これだと仮にRaven Ridgeの後継、つまり7nmで製造されるGPU統合RyzenがCPUとGPUをモノリシック(一体的)なダイで統合する場合にやりにくいことになる。また7nm世代でも、モバイルや組み込み向けに最小構成が4コアだとすれば、やはり8コアでCCXを作るのは無駄が多すぎる。
それとSenseMIはインフィニティ・ファブリック(正確にはScalable Control Fabric)をベースに構築されており、これのネットワークをI/Oダイ側に持っていって大丈夫なのか? というのが現時点では判断ができない。
![](/img/blank.gif)
この連載の記事
-
第776回
PC
COMPUTEXで判明したZen 5以降のプロセッサー戦略 AMD CPU/GPUロードマップ -
第775回
PC
安定した転送速度を確保できたSCSI 消え去ったI/F史 -
第774回
PC
日本の半導体メーカーが開発協力に名乗りを上げた次世代Esperanto ET-SoC AIプロセッサーの昨今 -
第773回
PC
Sound Blasterが普及に大きく貢献したGame Port 消え去ったI/F史 -
第772回
PC
スーパーコンピューターの系譜 本格稼働で大きく性能を伸ばしたAuroraだが世界一には届かなかった -
第771回
PC
277もの特許を使用して標準化した高速シリアルバスIEEE 1394 消え去ったI/F史 -
第770回
PC
キーボードとマウスをつなぐDINおよびPS/2コネクター 消え去ったI/F史 -
第769回
PC
HDDのコントローラーとI/Fを一体化して爆発的に普及したIDE 消え去ったI/F史 -
第768回
PC
AIアクセラレーター「Gaudi 3」の性能は前世代の2~4倍 インテル CPUロードマップ -
第767回
PC
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ -
第766回
デジタル
Instinct MI300のI/OダイはXCDとCCDのどちらにも搭載できる驚きの構造 AMD GPUロードマップ - この連載の一覧へ