Meteor LakeのE-Coreに実装成功
配線層が簡潔になり配線抵抗の削減にも効果あり
実際のIntel 4におけるPowerViaの構造の詳細が下の画像である。
トランジスタに関しては「基本」PowerViaの有無は関係ない。「基本」というのは左の図を見てもらうとわかるが、トランジスタを上下から挟み込むようにDeep Viaというブロックが追加されている。またIntel 4は3 Fin構造でセルライブラリーを構成しているのに対し、Intel 4+Power Viaでは2 Finでの構成になっている。
今回はおそらくE-Coreのみでの実装なので、高速向けの3Finではなく高効率向けの2Finでのライブラリーのみを用意したのであろう。それともう1つ違うのはM0ピッチである。Intel 4では30nmピッチとなっていたM0だが、PowerViaを使うとPDNの配線が要らないため、36nmまで緩めても十分間に合うことになったと思われる。
トータルの配線層数はPowerViaなしが15層+RDL(Re-Distribution Layer)なのに対しPowerViaありだと18層+RDLと3層ほど増える結果になったのは、とりあえず今回は試作段階だからかもしれない。意外にFS側が減らなかったな、という印象である。
ところでDeep Viaの話だが、これはどうやってトランジスタそのものに電源を供給するか、という話に関係する。下の画像で一番左が従来型の電源供給方式、中央が一般的なBS PDNの方式、右がPowerViaである。
つまり一般的な方式の場合、セルの外側にPDNからの配線を引っ張り、M0層を使って電源供給を行なうという方式である。これはBS PDNを使わない場合とトランジスタ層の互換性が一番高い。その反面、M0層を引き続きPDNに利用することになるので、M0層の配線密度を引き下げる効果が皆無になるし、ここが電源供給の際の損失の大きなポイントになりかねない。
そこでDeep Viaエリアから直接トランジスタに電力供給できるようにしたのが右側である。先のPowerViaの構造を示す画像でPowerViaを使う場合、トランジスタ上下のDeep Viaと赤いライン(Source)が接続しているのがわかるだろう。Deep Viaから直接ソースに電流を流しているわけだ。
ちなみに製造方法は、まずトランジスタ→FS側を従来と同じように積層後、密閉シール層を被せてからひっくり返して改めてウェハーに載せ、その上にBS側を積層するという、シンプルな構成とのことである。
下の画像がそのIntel 4+PowerViaの断面図である。
この連載の記事
-
第774回
PC
日本の半導体メーカーが開発協力に名乗りを上げた次世代Esperanto ET-SoC AIプロセッサーの昨今 -
第773回
PC
Sound Blasterが普及に大きく貢献したGame Port 消え去ったI/F史 -
第772回
PC
スーパーコンピューターの系譜 本格稼働で大きく性能を伸ばしたAuroraだが世界一には届かなかった -
第771回
PC
277もの特許を使用して標準化した高速シリアルバスIEEE 1394 消え去ったI/F史 -
第770回
PC
キーボードとマウスをつなぐDINおよびPS/2コネクター 消え去ったI/F史 -
第769回
PC
HDDのコントローラーとI/Fを一体化して爆発的に普及したIDE 消え去ったI/F史 -
第768回
PC
AIアクセラレーター「Gaudi 3」の性能は前世代の2~4倍 インテル CPUロードマップ -
第767回
PC
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ -
第766回
デジタル
Instinct MI300のI/OダイはXCDとCCDのどちらにも搭載できる驚きの構造 AMD GPUロードマップ -
第765回
PC
GB200 Grace Blackwell SuperchipのTDPは1200W NVIDIA GPUロードマップ -
第764回
PC
B100は1ダイあたりの性能がH100を下回るがAI性能はH100の5倍 NVIDIA GPUロードマップ - この連載の一覧へ