昨年12月7日~11日にかけ、サンフランシスコでIEDM(International Electron Device Meeting) 2024が開催された。IEDM 2024の第4弾は、2-1の"Silicon RibbonFET CMOS at 6nm Gate Length"を紹介しよう。インテルのプレビューでは下の画像が該当する。
RibbonFETにはゲート長6nm、フィン厚3nmが最適
この論文では、複数枚のRibbonではなく1枚だけのRibbonを構成し、その特性を調べるとともに、ゲート長およびゲートの厚みが性能に与える影響を評価し、最終的にゲート長6nm、フィンの厚みを3nmとすることで極めて性能の良いRibbonFETが構築できることを確認した、というものである。
FinFET構造が使われるのは3nmあたりのノードまでで、それより微細化するにはGAA(Gate All Around)が有望であり、さらにその先はNMOSとPMOSを縦に積み重ねるCFET構造が有望、という話は連載803回で紹介した招待講演でも語られている話でもある。
こうした将来のRibbon FETに向けて今回試作したのは、ゲート長が6nmというトランジスタである。
ちなみにこの中央の写真は、トランジスタを横から見たもの(下の画像でいう所の赤矢印方向)である。従来ゲート長とCPPは上の画像の左側のように、おおむね比例関係があったのだが、CPPが30nmを切ったあたりからゲート長は10nm程度で停滞していた。これをさらに短縮できる、というのが今回のポイントとなる。

黄色については後述する。Ribbon FETの図はインテルのサイトから拝借した
CPPというのは要するにトランジスタのゲート同士の間隔である。上の画像の写真は、2つのRibbon FETが並んでおり、間にSource/Drainの端子(S/D EPIはSource/Drainを構成する部分で、その上にコンタクト電極であるCONがつながっている)が入るわけだが、トランジスタの密度を上げようとすると、CPPを小さくしなければならない。
そのためにはS/D EPIを含む電極の薄型化はもちろん重要だが、もう1つはゲートの厚みを薄くすることも効果的である、とする。

この連載の記事
-
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ