このページの本文へ

ロードマップでわかる!当世プロセッサー事情第503回

業界に多大な影響を与えた現存メーカー サーバー事業が現役のIBM

2019年03月25日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

32nm SOIに微細化したPOWER 7+は
3次キャッシュをさらに増強

 2012年には、POWER 7を32nm SOIに移行させたPOWER 7+も発表されている。コアの数こそ8つのままだが、eDRAMを利用した3次キャッシュは80MBに増強された。

POWER 7+では、ダイサイズは同じまま、トランジスタ数は21億個になった

 また最大32ソケットまでのSMP構成に対応しており、最大構成では256コア/1024スレッド動作となる。もっとも動作周波数の方は定格で最大3.86GHz、TurboCoreモードで4.14GHzとやや控えめになっている。

 このPOWER7を搭載したモデルは2010年2月にエンタープライズ向けのPower 750 Express~Power 780がまず登場、同年4月にブレードサーバー向けのBladeCenter PS700~PS702が、8月にエントリ向けのPower 710 Express~740 Expressがそれぞれ追加される。エンタープライズ向けハイエンドのPower 795もやはり8月に発表された。

 そして2012年10月にはPOWER7+を搭載したPower 770/780が発表された。

POWER 8ではパイプラインをワイド化し
1スレッドあたり性能が1.6倍アップ

 さて、これに続くのが2014年に発表されたPOWER8である。POWER8の部分的な説明は2013年のHotChips 25で行なわれたが、全貌は2014年のHotChips 26で明らかにされた。

 まず2013年に明らかにされたPOWER8の構成は以下のようになっている。1ダイあたり12コアで、各コアが8way SMTなので、つまりダイ1個あたり96個のスレッドが動作するお化けと化している。

POWER8の構成。ついにダイサイズは650平方mmに。とはいえこれだけ重厚な構成であれば仕方ないだろう

 製造は22nm SOIであるが、ついにeDRAMは96MBになった。ただPOWER7が10コア/80MBなので、コアあたり10MBの3次キャッシュだったのが、POWER8では12コア/96MBでコアあたり8MBとやや減少している。加えて同時稼働スレッドの数が倍だから、どう考えても3次キャッシュ不足である。

 このため、外部に128MBのeDRAMを4次キャッシュとして接続できる仕組みとなった。コアそのものも、8way SMTということもあってさらに幅広なパイプライン構造になった。

POWER8のパイプライン構造。これを見るとインテルのSkylake-SPなんてまだ可愛いものだ、という感想しか出てこない

 1次キャッシュの大容量化や1次/2次キャッシュのバスの広帯域化などはほぼセオリー通りというところ。こうしたパイプラインのワイド化は当然1スレッド性能の向上にもつながるわけで、最大1.6倍とされる。

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン