このページの本文へ

ロードマップでわかる!当世プロセッサー事情第503回

業界に多大な影響を与えた現存メーカー サーバー事業が現役のIBM

2019年03月25日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/) 編集●北村/ASCII.jp

  • この記事をはてなブックマークに追加
  • 本文印刷

POWER5と同じ消費電力で2倍の周波数を実現した
POWER6

 これが2007年のPOWER6では以下のようになった。POWER5は130nm SOI、POWER5+では90nm SOIを利用して製造されたが、POWER6では65nm SOIを利用しての製造になった。

POWER6。これは2006年の発表なので、まだ最終的な動作周波数は定まっていない。ここで言う2X frequencyはあくまでPOWER5との比較であって、POWER5+ではない

 この結果、90nm SOIと比較しても30%あまりの性能改善、もともとの130nm SOIと比べると60~70%あまりの性能改善が実現している。これと回路の見直しなどを行なったことで、POWER5比で同じ2倍の動作周波数を、ほぼ同じ消費電力枠で実現している。

基本的な構成はPOWER4/5と同じだが、2次キャッシュ容量に加えてインターコネクトがどんどん強化されている

 こうなると、そのまま性能が倍になるという計算だ。実際にはPOWER4が1.5~1.9GHz、POWER5+が最終的に2.3GHzに達しており、POWER6はこの倍を目指した。実際2007年にリリースされた最初のモデルは3.5~4.7GHzという動作周波数になっており、2008年に追加されたPower 595というモデルでは5GHz品が追加されている。

 POWER6はPOWER4/POWER5同様に1つのダイに2コア+共有2次キャッシュという構成であるが、POWERもこの世代からMCM構成を放棄しており、2コアで1チップとして提供される。このPOWER6チップを4つで1つのノードとし、最大で8ノードまで結合可能で、この場合64wayのSMPが簡単に構成できる。

POWER5でも64way SMPが可能だが、こちらは8コアで1ノードまでは一緒でも、その先は2次元メッシュでの接続だった。これがPOWER6ではスター構成にすることで、レイテンシーを削減できるとしている

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン