7nmのVegaは今年後半に
製品の出荷を開始
本題は7nmのVegaである。会場ではCinema4D R19を使ってのレンダリングデモが行なわれ、きちんと動作することが示されたうえで、すでにこのRadeon Vega 7nmを搭載したRadeon Instinctが顧客向けのサンプル出荷を開始しており、今年後半に製品の出荷を開始することが明らかにされた。
Radeon Instinctだけ? という声が聞こえてきそうだが、少なくとも現時点ではRadeon Instinctだけしかロードマップには載っていないようだ。もっともRadeon Instinctでもビデオ出力はある(でなければ先のレンダリング画面が出てこない)ため、これを使ってゲームをするのは不可能ではないだろうが、あまり現実的ではないだろう。理由は2つある(後述)。
7nmプロセス版Vegaのダイサイズは
720mm2相当
まず先ほどのダイ写真から7nm Vegaのダイサイズを推定してみたい。連載442回でやったように、HBM2のサイズが7.75×11.87mmとわかっており、ここから7nm Vegaのダイサイズはおおむね15.0×23.9mmで358.5mm2と推察できる 小さな画像からの推定なので、±1mm程度の誤差はあることを念のために付け加えておくが、とりあえず丸めて360mm2と仮定する。一方14nm LPPを利用したRadeon RX Vega 64/56のダイサイズは510mm2なので、面積でいえば7割ほどに減った形だ。
ただしGlobalfoundriesの7LPPは、14LPPと比較しておよそ2倍ものトランジスタ密度となる。実はGlobalfoundriesそのものは7LPPについて「ロジック密度は2.8倍になる」と説明しているが、これはスタンダードセルライブラリーを14LPPの7.5トラックから7LPPでは6トラックに変更することも含んでいる。
一方AMDは「我々はFoundry(Globalfoundries)の提供するスタンダードセルライブラリは利用せず、自社開発のスタンダードセルライブラリーを利用する」(Joe Macri氏)としており、事実Ryzen 2でもGlobalfoundriesの12LPP用のライブラリーは利用していない。このため、ダイサイズが初代Ryzenと変わらない。
Vega 7nmについてもやはりAMD自身のスタンダードセルライブラリーを利用している模様で、密度は2倍にしかならない計算だ。つまりVega 7nmのダイは、仮に14LPPで製造したとすれば、720mm2相当のサイズになると考えられる。
いろいろ留保条件はあるにせよ、CU数とダイサイズがほぼ比例するとすれば89.6CU相当になる計算だが、もちろんこんな中途半端なCUはありえないわけで、88CUあたりか、実際はもっとダイサイズが大きくて96CUになると考えられる。
88CUとすれば、動作周波数が同じなら37.5%ほどCU数が多いわけで、これがそのまま性能差につながるわけだが、37.5%という数字はあまり大きなインパクトにはなりえない。
では動作周波数は? というと、同一消費電力なら40%アップというのが、2017年のIEDMにおけるGlobalfoundriesの発表である。
画像の出典は、“A 7nm CMOS Technology Platform for Mobile and High Performance Compute Application”
ただ同一消費電力で40%の性能アップを選んでしまうと、CUの数だけ消費電力があがることになる。そうでなくてもRadeon RX Vega 64の時点でTDPが295Wなうえ、HBMの数も増えているため(容量でいえば8GB→32GBで4倍、チャネル数でいえば2倍)、そのままでは400Wを超えかねない。
となると、動作周波数を若干上げつつ消費電力を落とす、というあたりがベターな選択だろう。下の画像は20%アップのケースで、これだと40%ほどの省電力となる。これならCU増分の分を吸収しつつ、若干の性能アップが可能だ。この場合、トータルの性能改善率は65%ほどになる。
「もう少しなんとかならないの?」という気もするが、現実問題としてはこのあたりが妥当なバランスポイントと思われる。この場合、7nm Vegaの理論性能は20.9TFlops(Single Precision)となる。
対抗馬であるNVIDIAのTesla V100が同じくSingle Precisionで15.7TFlops(NVLink版)とされるから、なかなか良い数字だ。加えてメモリー帯域も従来のVegaの2倍に広がっており、こと科学技術計算に関していえば従来のVegaよりももっと実効性能が上がるかもしれない。

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ