ロードマップでわかる！当世プロセッサー事情 第289回

スーパーコンピューターの系譜　IBMが作ったもう1つのASCI Blue

POWER1をクラスター結合して
マルチプロセッサー化を実現

　POWER1でハイエンドにあたるのは、最大62.5MHz駆動が可能なPOWER1++になるが、当時としてはそれなりに高速なものの、マルチプロセッサー対応の機能がそもそもプロセッサーに入っていなかった。

　したがって、プロセッサー数を増やしてトータル性能を向上させるという方法が取れず、これが競合ベンダーのサーバーや、自社のメインフレームと比較して、不利なポイントになっていた。

　これをカバーするために生み出されたのが、Scalable POWERparallelである。要するに複数のPOWER1マシンをクラスター結合することで性能をカバーするもので、業界的には疎結合マルチプロセッサーと呼ばれる方式である。

　クラスターの場合、どうやって複数のノードに処理をうまく割り振るかが使い勝手や性能の肝になるが、IBMはこれに向けてPSSP(Parallel System Support Program)というソフトを提供している。

　クラスターの接続そのものは独自のもので、初期のSP(例えばIBM 9076 Scalable POWERparallel 1:9076SP1)の場合、ノードとスイッチの間は双方向リンクで接続され、帯域はピークで40MB/秒、レイテンシーは500ナノ秒とされた。

　スイッチそのものは8×8のスイッチをベースにしたもので、9076SP1に利用されたものだとトータルで640MB/秒の帯域を持っており、さらに理論上は数千台までの接続が可能ということになっていた(9076SP1そのものは8ないし16台のRS/6000を接続した構成)。

　密結合のマルチプロセッサーと比較すると帯域はやや心もとないが、その分大規模なマルチプロセッサーを構成しやすくなっており、あとはPSSPがどれだけうまくジョブを配分するかで効率が決まるといったところだろうか。

4wayのスーパースカラーになった
POWER2

　IBMはこれに続き1993年にはPOWER2チップをリリースする。相変わらず複数のダイから構成されるものの、MCM(Multi-Chip Module)を使うことで見かけ上は1チップになった(ただしパッケージサイズは64mm×64mmと巨大)。

POWER2チップのダイ構成。基本的な構造は変わらないが、ついに4wayのスーパースカラーになった

　プロセスは0.72μmに微細化された結果、データキャッシュは128KBに増量され、また実行ユニットもPOWER1の倍の命令を同時に実行できるようになっている。動作周波数も最大71.5MHzまで引き上げられた。

　これにオフチップの2次キャッシュ(最大2MB)を組み合わせたのが、1994年5月に投入されたPOWER2+、またプロセスを0.29μm CMOSまで微細化するとともにワンチップ化したのが1996年10月に発表されたP2SC(POWER2 Super Chip)である。

　P2SCは当初は最大135MHz動作だったが、翌年にはプロセスを0.25μm CMOSに変更した160MHz動作版をリリースしている。ただしこのPOWER2は相変わらずマルチチップ構成は考えていなかったので、大規模システム向けには引き続きクラスター構成が利用された。

　1995年には、POWER2を使ったSPが登場し、これはSP2と呼ばれた。またP2SCを利用したSPも1996年には発表されている。ただ名称に関してはPOWER2を使う場合もP2SCを使う場合もSP2と称されていた。

　これに加えて、1994年末には第2世代のPowerPCであるPowerPC 603とPowerPC 604が完成していた。PowerPC 603はローエンド向けで、AppleのPerformaに採用された程度で終わっているが、PowerPC 604はPower Macintosh 8500/9500などのハイエンド製品に採用されている。

　RS/6000にもPowerPC 604を使った製品が多くラインナップされ、これをベースにしたSPも登場した。ちなみにこれもまたSP2と称されており、非常にわかりにくい。

（→次ページヘ続く　「アップグレードで性能が向上」）