前へ 1 2 3 次へ

スーパーコンピューターの系譜　研究者が憧れたコネクションマシンCM-1

2014年11月24日 12時00分更新

文● 大原雄介（http://www.yusuke-ohara.com/）

　前回まではCRAYシリーズ、正確にはCRI(Cray Research Inc.)とCCI(Cray Computer Inc.)の系譜を説明してきたが、こちらは基本的にベクトル型マシンであった。

　命令フォーマットはSIMD(Single Instruction Multi Data)で、1つの命令で複数のデータに同じ処理を行なわせるというものである。

　SIMDの場合、命令の解釈は最初の1回だけで、その後はひたすらデータの読み込み→実行→書き出しを行なうため、メモリーのロード・ストアさえ間に合えばピーク性能が出しやすい。

　逆に言えば、このメモリーのロード・ストアが間に合わないと全然性能が出ないわけで、CRAY-3がお化けのようなメモリーシステムを実装したのも無理ないところだが、これは当然ながらコストアップにつながり、消費電力も凄まじいものになる。

Thinking Machines社のコネクションマシン「CM-1」。画像はComputer History Museumより

　こうしたトレンドとはまた別の方向の研究も行なわれた。それはマルチプロセッサーの方向性である。1990年代にはMassively parallelなんて呼ばれ方をし、その後はGrid Computingという言い方に切り替わったが、中身はマルチプロセッサーである。

　端的な話、今ではシングルコアのCPUなんてPCの世界でもごくわずかで、普通は2Pないし4Pのコアが搭載され、それを全部使い切ることでそれなりに快適なPC環境が実現できている。

　同じように複数のCPUコアを用意し、それぞれに独自にプログラムを実行させればその分だけ性能が上がる。これをたくさん並べれば、その分だけ性能が上がるというわけだ。

　もちろん話はそう簡単ではない。例えば全部のCPUでメモリーを共有すると、まず最初にメモリーがボトルネックになる。また、ある程度以上の個数のプロセッサーを接続しようとすると、今度はプロセッサー間の接続もボトルネックになる。

　これはOSが密結合のマルチプロセッサーを前提としたものになっていることが最大の理由で、大規模なマルチプロセッサー構成は取りにくくなっている。

　ただそうしたソフトウェアの互換性を無視すれば、例えばCPUとメモリーを一塊にして、その塊同士をネットワークでつなげば、ボトルネックは相対的に生じにくくなる。いわばPCクラスターをもっと小さい単位で実装するようなものである。もちろんこの場合でもネットワークをどう構築するかが最大の肝になる。

　その大規模マルチプロセッサーに関する研究は特に80年代になってから盛んになった。そうした中でマサチューセッツ工科大学のWilliam Daniel Hillis博士が1981年9月に出した“The Connection Machine(Computer Architecture for the New Wave)”(関連リンク)というメモから始まったのが、今回紹介するThinking Machines社のコネクションマシンである。

William Daniel Hillis博士が1981年9月に出したコネクションマシンのメモ

並列コンピューティングを実現した
コネクションマシン

　Hillis博士は当時MITのAI Labに属しており、その中で次世代のプロセッサーのあり方についていろいろな考察を行なっていた。このメモを見ていただければわかるが、メモそのものはプロセッサーのアーキテクチャーというよりは、もっと大きなMassive Parallelというシステムをどう構築すべきかについて論じたものである。

　実はこれはHillis氏(まだ当時は修士)の博士論文の題材でもあるのだが、そこで博士号を取得するためにはメモの内容を実現する必要があった。

　そこで氏はSheryl Handlerと共同でThinking Machines社を1983年に設立。ここで彼のメモの内容をCM-1(Connection Machine-1)として実装する。最終的にはこのCM-1に関する論文で氏は博士号を取得している。