このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第248回

半導体プロセスまるわかり 3次元トライゲートことFinFETの誕生

2014年04月14日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

AMDのダブルゲート・トランジスタ発表の2日後に
インテルがトライゲート・トランジスタを発表

 話をトライゲートに戻そう。テラヘルツ・トランジスタを従来のプレーナ(平面)構造で構成しようとすると、どうしても難しい要素があった。シリコン層の厚みを制御する問題だ。その問題解決に、翌2002年に発表されたトライゲート・トランジスタの構造は都合が良かった。

シリコン層の厚みを制御する問題は、その後90nmプロセスで顕在化することになる。この時は見事に厚みそのものは制御できたが、それにともなう問題を解決できなかった

これまでプレナー型トランジスタの断面図は、左側の3D構造を右側から見ている図であるが、トライゲートの断面図は大体が手前から見る図となる

これはゲートとソース/ドレインが交差する部分の図である

 先に、この当時はインテル以外にも多くのメーカーが3D構造に挑戦していたという話は述べた通りだが、実はAMDはこの発表の2日前にダブルゲート・トランジスタという構造を発表している

 インテルのトライゲートは、出っ張った部分の左右と上の3方向をすべてゲートとするので「トライ」ゲートである。AMDは上に当たる部分(右上の写真の左側の図で示すとゲート1にあたる)を省き、左右(同じくゲート2と3)のみを形成した構造である。それもあってか、インテルはダブルゲートよりもトライゲートの方が効率がいいとアピールしている。

トライゲートの利点。グラフは実験データではなく、フィンの高さと厚みに比例してトライゲートではチャネル長が多く取れるが、ダブルゲートでは厚み部分にゲートがない分取れる長さが減る、ということを示しているだけだ

 具体的には、トライゲートの場合は厚みを比較的大きくしても動作するが、ダブルゲートでは薄くしないといけないのが難点だと指摘している。

トライゲートの構造。図は例えであって、高さと厚みが同一である必要はない。要するに厚みを比較的大きく取れるのがメリットということだ

ダブルゲートの場合、厚みを薄くしないと効果が悪くなるが、薄く作るのが製造上難しいのが欠点としている

 話を3D構造に戻すと、3D構造方式のメリットは複数のFETの並列構造を簡単に作りやすい、という点が挙げられる。ゲートが共通なので別々の回路を構成するわけにはいかないが、逆に大出力が必要とされる場合には、特性のそろったマルチ・チャンネル・ドライバーを構成可能というわけだ。

3D構造方式のメリット。大きな出力が必要な場合、普通はトランジスタを並列に複数並べるが、3D構造ではこれをまとめて作りやすい

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン