このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第236回

半導体プロセスまるわかり デジタル回路を構成するトランジスタ

2014年01月20日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

NMOS単体に比べて低消費電力
かつ抵抗が必要ないCMOS

 先にFETにはN型とP型があると記したが、MOSFETにも同様にNMOS(N型MOSFET)と、半導体の位置を入れ替えたPMOS(P型MOSFET)がある。このNMOSとPMOSは、動きがちょうど逆になる。

 そこで、NMOSとPMOSを組み合わせることで、状態が変化しても電流が全く流れないようにできる。こう書いてもわかりにくいと思うので、実例を示そう。下図はNMOS単体で構成したインバーター(NOP回路)である。

NMOS単体で構成したインバーター

 これは入力が1なら出力が0、入力が0なら出力が1となる。このケースだと、入力が0の場合、Vccからの電流はそのまま出力側に流れるので、NMOSは何も電力を消費しない。

 ところが入力が1だと、Vccからの電力が抵抗を経て全部NMOS経由でGNDに流れてしまうので、ここで相応の消費電力が発生してしまう。これをカバーするために、NMOSとPMOSを組み合わせたインバーターが下図である。

NMOSとPMOSを組み合わせたインバーター

 上側がPMOS、下側がNMOSで構成されるが、入力が1のときPMOS側はドレイン全閉になるため、Vccからの電流はシャットダウンされる。一方NMOS側がドレイン全開になるため、出力はGNDと接続される=0と同等になる。

 逆に入力が0だと、PMOS側はドレイン全開になるためVccがそのまま出力に流れることになる。その一方でNMOS側はドレイン全閉になるのでGNDと切り離されるわけで、無駄に電流を消費せずにすむ。つまり、NMOS単体に見られるような「無駄な消費電力」を減らせるのがCMOSというわけだ。

 もちろんCMOSもまるで電力がかからないわけではない。入力が0→1、あるいは1→0に切り替わるとき、MOSFETそのものの状態が変化する際に若干の消費電力が費やされる。ただこれは、NMOS単体の抵抗で消費される電力に比べると桁違いに小さいもので、結果非常に省電力に貢献できたというわけだ。

 もう1つメリットを挙げておくと、ICで大規模回路を構成する場合、抵抗を内蔵するのは難しい。ところがCMOSだと抵抗が必要ない(NMOS/PMOSを作るだけでいける)というのもメリットとされる。もちろんデメリットも色々あるわけだが、そのあたりは次回以降で説明しよう。

前へ 1 2 3 次へ

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン