ロードマップでわかる！当世プロセッサー事情 第232回

SoC技術論　開発期間に大きく影響する検証とデバッグ

シミュレーションで検証を前倒しする

　こうしたアクセラレーターなどを使ってシミュレーションを回すと、検証環境も含めて早期にデザイン・設計を行なえる。

シミュレーションを導入した工程。コンポーネントの単体設計が全部そろわなくても、検証を前倒しにすることで早期にテストが完了する。物理設計が終わらなくても、検証環境の設計や動作確認が事前に行なえる

　例えばコンポーネントの単体設計が全部そろわなくても、とりあえずできたところからどんどんシステムレベルでの検証を前倒しにすることで早期にテストが完了するし、物理設計が終わらなくても、シミュレーターで仮想的に動くSoCの信号をICE(In-Circuit Emulation)と呼ばれるプローブで生成することで、検証環境の設計や動作確認が事前に行なえる。

　このように、なるべく作業を並行に進めることで、開発期間の短縮と十分なテスト実行によるバグの早期根絶が、昨今のSoCには強く求められている。

　逆に最近は、こうしたシミュレーションを利用することを前提に、「内部構造のモデル化」を早いタイミングで推し進める方向が強くなっている。「モデル」というのはシミュレーターが内部で利用する単位とでも言おうか。

　一番ローレベルなのはトランジスターの動作や配線の動作といった電気的なレベルでの動作を模したものになるが、もっと抽象度を上げて「1bitカウンター」「Latch」といった原始的な部品レベル、さらには「レイテンシーが2サイクルのキャッシュ」「32bitの加算器」といった高度な部品レベルまで、様々な「モデル」があり、用途に応じてどの程度の抽象度のモデルを使うかが決まる。

　設計の段階からこうしたモデルを作っておけば、シミュレーターに掛けやすくなるし、IPベンダーがモデルを提供するところも増えてきている。このモデルは、単にSoCの設計だけでなく、その次のステップで非常に重要な役割を果たすのだが、それは次回説明することにしたい。

エンジニアの能力が問われる
物理設計

　最後に物理設計周りを少しだけ説明しよう。物理設計は連載228回でも触れたが、とにかく大変である。失敗すると、単に開発コスト（エンジニアの作業コスト＋時間）のみならずマスクの作り直しにもなるので、大変に痛い。だからといって作らないわけにもいかないのだが、大分前からこうした物理設計を専門に行なうベンダーというものが存在する。

　例えば富士通。京コンピューターで採用したプロセッサー「SPARC64 VIIIfx」を、自社の45nmファウンダリーで開発した。ところがこれの一般向けである「SPARC64 IXfx」では、ファウンダリーをTSMCの40nmに変更している。

45nmプロセスを用いた富士通のCPU「SPARC64 VIIIfx」

　動作周波数そのものは2GHz→1.848GHzと若干落ちているものの、コアの数は8コア→16コアに増えているのだが、それは本題ではない。

　問題は、富士通の設計チームは論理設計も自社のファウンダリー向けの物理設計もこなす能力があったが、TSMCの40nmは未知の世界だったことだ。

　この結果、富士通は「SPARC64 IXfx」の物理設計をLSI Corporationにまるごと委託した。LSI Corporation以外にもこうした物理設計「のみ」を受託するデザインハウスはそれなりにある。

　主要なファウンダリーは顧客、つまりSoCを作ろうというベンダーが物理設計に自信がない場合に対応して、物理設計を行なってくれるパートナー企業を複数用意しており、「金さえ払えば」物理設計を丸ごと外に出すことも可能になっている。

　もっとも「SPARC64 IXfx」のようなCPUであれば、他との差別化に十分な製品だから、純粋に開発コストの増分と物理設計に失敗するリスクをハカリにかけるだけで済む。

　ところが今回のテーマにしているモバイル向けSoCでは、肝心の製品が競合製品とあまり違いがないということも十分ありえるわけで、差別化要因が価格しかない可能性もある。こうなってくると、物理設計の外注代はそのまま部品原価の押し上げになるわけで、判断はさらに難しくなっていく。

　結局のところ、腕の良い物理設計エンジニアをどれだけ抱えているかが判断基準になるわけで、最後はその企業のエンジニアリング能力の高さがSoCの成功につながるという図式になるわけだ。