このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第228回

SoC技術論 IC製造の流れ、こうしてプロセッサーはできあがる

2013年11月11日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

 数回にわたってSoCの根本的なことを説明していくSoC技術論。今回はさらに根源に戻って、LSIを作る手順をおさらいしよう。

IC製造の流れ
まずは論理設計

 上図はものすごくラフにLSIの作り方を説明したものである。これはCPUのような単機能(というのも変だが)だろうが、SoCだろうが変わらない。一番最初に来るのが論理設計である。

 例えばCPUであれば、「どんなアーキテクチャーにするか」「どんなパイプライン構成にするか」から始まって、具体的なパイプラインステージの内部構成や、それを取り巻く回路をすべて設計するのがこのステージである。

 論理設計は極端に設計期間にばらつきがある。例えばまったく新しいCPUを作り出した場合、CPUならばPentium、Pentium Pro、Atom、Pentium 4、K7、Bulldozer、Bobcatなどは数年のオーダーで期間がかかる。

 SandyBridgeからIvyBridgeへ、BulldozerからPiledriverといった小変更では、変更箇所のみの修正なのでそれほど期間はかからない。もっと少ないのは、若干の修正、例えばPentiumのFDIVバグの修正やPhenomのTLBエラッターの修正などであれば、これは数日~1週間のオーダーである。

 ちなみにSoCの場合は、単にCPUコアそのものだけではなく、メモリーコントローラー、内部バス、GPU、周辺回路と、さらに設計を行なうべき回路が増える分、大雑把にいってより手間がかかる。

 CPUだけでも通常数百人の設計者が同時に設計を行なうのが一般的だが、SoCになるとこれが千人単位になることも、ままある。これは回路の複雑さに応じて規模が大きくなるというだけの違いである。

配線を決める物理設計

 論理設計が一段落すると、次は物理設計になる。論理設計と物理設計の違いは、なにをどう配線するかを物理的に決めましょうということである。などと書いても、うまく連想できない方も多いだろう。そこで実例で解説しよう。

ASUSの「P5Q-EM」。現役を退いたバックアップ用ということで、一応保持しているもの

 上の写真は、ASUSの「P5Q-EM」というLGA 775世代のマザーボードだ。これを例に取ったのはたまたま机の脇にすぐあったから、という以上の理由はない。さて、これはG45+ICH10という構成であり、基本的なブロック図は下の写真のようになる。

G45のデータシートより抜粋。だいぶラフな図ではあるが、説明には十分だろう

 ここで規定しているのは、たとえばG45(GMCH)から2本のDIMMの配線が出てくるので、これを直接DIMMソケットに接続しましょうというもので、あとは「配線が等長になるように」という注意書きがあるだけだ。厳密にはもう少し電気的にさまざなな決め事があるのだが、それは割愛する。

 実際にマザーボードとして構成するには、恐ろしくさまざまなパラメーターが関係してくる。まずチップセットとCPUソケットをどう配置するかだ。これはCPUクーラーの大きさなども関係してくる。離した方が大きなCPUクーラーを付けやすく、商品性が高まる一方で、距離が長くなると遅延が大きくなるし、そもそもMicro ATXのサイズに収まりにくくなる。

 DIMMソケットにしても2本(1本/チャンネル)なのか4本(2本/チャンネル)なのか、あるいは拡張スロットをどうするのか、こうした大枠の設計にあわせて、実際の配線は非常に困難になる。

実際には最近の基板設計ツールは十分賢明なので、自動的に等長になるような迂回配線を自動挿入してくれるが、それが必ずしも最適値かというとそうとはいえないあたりが面倒な部分

 上の写真はGMCHとDIMMスロットの間のものだが、これにしても配線の基準長を自分で定めた上で、その基準長に合わせての迂回配線を随時行なう必要がある。この配線は、例えばGMCHの位置が5mmずれただけで全然違う形になってしまうわけで、最適値なるものを見つけるのは非常に面倒である。

前へ 1 2 3 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン