このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第202回

次世代Atom「Silvermont」が目指す消費電力と性能のバランス

2013年05月13日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

22nmプロセスに微細化
内部アーキテクチャーも一新

 製品の位置付けの話はこのくらいにして、ロードマップの話をしよう。Silvermontは、Atomシリーズとしては久しぶりのリフレッシュになっている。

Atomのロードマップ。一般に、マイクロアーキテクチャーを新規に作りこむ場合、平均して4~5年を要する。インテルが初代AtomであるBonnellをリリースした後にすぐSilvermontの開発に入ったとすれば、今年リリースされるのは時期的に不思議ではない

 もともとAtomの場合、Tick-Tock戦略にうまくはまらなかったため、45nmのBonnellが2008年に登場してから昨年32nmのSaltwellが投入されるまで4年以上も経過することになってしまった。ただBonnellとSaltwellはプロセスはともかく内部構造は完全に同一で、その意味ではここがTickにあたる。

 今回はプロセスに加えて内部アーキテクチャーも一新しているので、TickとTockの両方ということになる。ただこれまで言われてきたTick-Tockは基本的にはPentium M以降のパイプラインを少しづつ改変しているレベルであり、マイクロアーキテクチャーを全部入れ替えたSilvermontの場合、例えるならNetBurstマイクロアーキテクチャーからCoreマイクロアーキテクチャーへの切り替えに近いレベルなので、Tockのレベルと言って良いかどうかは微妙だ。

 これに続いて、14nm世代ではAirmontが用意され、その後にもう一世代14nm製品が続くことが今回明らかにされたわけで、ここからはTick-Tockが復活するかもしれない。少なくともSilvermont→AirmontはTick、つまり内部構造は小変更に留め、プロセスの微細化を行なったものになりそうだ。そのSilvermontの主要な特徴が下の画像だ。

Silvermontの特徴。“最大3倍の性能と5倍の省電力性”には脚注がついており、複数のベンチマークを走らせた結果を「Atom Z2580」と比較しての数字だそうだ。ただし動作周波数やコア数は不明なままである

 繰り返しになるが、Out-of-Orderの実行ユニットと、Westmere(SandyBridgeの1つ前のCore iシリーズ)相当の命令拡張、それと新しいセキュリティ/仮想化技術を搭載し、22nm SoCプロセスで製造され、幅広い動作周波数レンジでの動作をカバーするとしている。

 まずマイクロアーキテクチャーは、Macro FusionをサポートするOut-of-Orderであることが示されており、最低でも2命令同時実行がサポートされていると思われる。また分岐予測の改善やパイプラインリカバー(パイプラインハザードから高速に復帰する)などとあるため、パイプライン段数は結構少なめかもしれない。

 さらに、実行パイプラインのみならずメモリーアクセスに関してもOut-of-Orderが実装されることが示された。ただこのメモリーアクセスのOut-of-Order化は、CPUコア側というよりはシステムエージェント側の機能のようだ。

Out-of-Orderのメモリーアクセスとは、たとえばRead-Write-Read-Writeという順番で要求が出たとき、これをRead-Read-Write-Writeと並べ替えて効率化を図るといったことを可能にする。インテルはCore 2シリーズで最初にメモリーアクセスのOut-of-Order化が図られた

 下の画像は、そぼシステムエージェントとの構成である。

システムエージェントとの構成。接続をリンクバスではなくファブリックにしたのが興味深いところだ

 これには、以下のような特徴が示されている。

  • CPUは2コア+2次共有キャッシュ(最大1MB)で1つのモジュールを構成する
  • 各々のモジュールは、IDIと呼ばれる独立バスでシステムエージェントモジュールと接続される。このIDIはリード(システムエージェント→コア)とライト(コア→システムエージェント)が分離されたバスとなる
  • システムエージェントはファブリックで構成され、リード/ライトの要求をOut-of-Orderで実行できる
  • 動作周波数及び電源は(モジュール単位ではなく)コア単位で管理される

 これを使うと、システムがどんな具合に構成されるかを推定したのが下図である。

Silvermontにおけるシステム構成の推定図

 これはスマートフォン向けの例だが、2ないし4コアのCPUに加えて、GPUやさまざまな周辺I/Oとメモリーコントローラーが、全部システムエージェントにつながる形となると思われる。このシステムエージェント自体はあくまでIDIでのみ管理を行なっており、GPUコアや周辺回路はブリッジを経由する形で、AXI/OCPやIOSFで接続される様になるのではないかと想像する。なお、AXI/OCP/IOSFについては連載173回を参照してもらいたい。

 コアに話を戻すと、拡張命令に関しては下の画像のようになっている。要するにSandy Bridgeで導入されたAVX命令こそ搭載されていないが、それ以前のWestmere世代までに搭載された拡張命令系はすべてサポートする。このあたり、いち早くAVX命令を導入したAMDのJaguarコアとの対比が面白いところだ。

拡張命令に関する概要。“New Instructions”“New Technologies”とあるが、基本的にはいずれもCore/Core i系のプロセッサーですでに搭載されたものを「Atomとしては初めて」搭載した形になる

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン