AMDが2013年に投入するPiledriverコアの新技術とは？

2012年03月05日 12時00分更新

図2 クロック配線の長さを等しくした同期回路の例

　一番簡単なのは、クロックの配線を等長にすることだ。図2はこの方法によるクロック信号のツリー配線である。各々のツリーから分岐する長さが必ず等しくなるように工夫すると、(完全には難しいとしても)かなり位相のずれは抑えられる。ところが、これでは配線量が爆発的に増えてしまうため、これを全面的に使うというケースはさすがにほとんどない。

　その代わりに多く利用されているのが、「クロックメッシュ」(図3)である。赤い配線がメッシュで、これを回路全体を覆うように配置して、そこの縦横の交点からさらにツリー構造などで信号を分配して、それぞれの回路ブロックに供給する。クロックメッシュ自身には、適当な場所(図3なら青い配線で供給される4ヵ所)に対してクロック信号を供給する。これにより、ずれを最小に抑えながら回路全体にクロック信号を供給することができる。

図3 クロックメッシュの概念図

　この方式の欠点は、クロック信号の駆動に結構な電力を消費することだ。なにしろ信号速度は今や4GHzだし、メッシュを構成する配線の抵抗や、それより大きいものとしてクロックメッシュの寄生容量^※1も問題になってくる。図3には入れていないが、実際にはクロックメッシュの各交点から信号を引っ張り出したあとで、クロックバッファと呼ばれるクロック信号のブースターが間に挟まって実際の回路ブロックに供給される。このブースターの消費電力も馬鹿にならない。
^{※1 意図せずにコンデンサーとして作用するという意味。この場合、クロックメッシュの配線がコンデンサーとして作用することを意味する。}

　こうした消費電力を減らすための方法が、今回の共振クロックメッシュ(Resonant Clock Mesh)である。これの理屈は「LC回路」をベースにしたものだ。LC回路というのは下の画像のように、コイル(L)とコンデンサー(C)で構成されるもので、「f=1/(2π×√LC)」という周波数で発振することが知られている。

LC回路の概念図。共振回路を使うと、一定の周期でコンデンサーとコイルの間を電流が行き来する。しかし配線抵抗などもあるため、コンデンサーに元々蓄えられた電荷が次第に減っていき、最後には放電しきる。そのため、時々電荷を外から足してやる必要がある(Cyclos Semiconductorのホワイトペーパーより引用)

　先ほど述べたように、コンデンサーの代わりはクロックメッシュの寄生容量が利用できる。あとはコイルの代わりとなるインダクターをどこかに設けてやれば、クロックメッシュ全体が発振することになり、元々のクロック信号を生成する電力が大幅に減らせる、という仕組みである。