このページの本文へ

ロードマップでわかる!当世プロセッサー事情第124回

CPU黒歴史 インテルを慌てさせたK8 製造でつまずく

2011年10月31日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

Hammerがインテルに与えた衝撃は大きかった

 Hammerの発表がインテルに及ぼしたインパクトは、かなり大きかっただろうと想像できる。2002年の時点では0.13μmプロセスの「Athlon XP」が健闘してはいたものの、動作周波数の差でNetBurstベースの「Pentium 4」が有利に推移していた。また2プロセッサー構成が限界で、しかもいろいろと不具合があったりしてなかなかサーバーマーケットへの浸透が図れなかったAthlon MPを尻目に、Xeonは着々と売り上げを伸ばしていた。

 しかし前ページのHammerのベンチマークの結果を見る限り、IPC(Instruction Per Cycle)が大幅に改善して、しかも動作周波数2GHzあたりまでの製品が“当初から”投入されると見込まれた。このとおりなら、デスクトップ市場がかなり厳しい戦いになると予想された。

 またHammerのメモリー帯域も、Xeonにとっては非常に脅威となる話であった。Xeonの場合は共有バス方式だから、1プロセッサーだろうが4プロセッサーだろうが、メモリーの帯域には一切差がない。むしろ4プロセッサーにするとFSBを遅くしないと間に合わなくなるから、むしろメモリー帯域は減る。帯域を増やすなんてことはまったくできない。

Hammerのメモリー帯域のグラフ。プロセッサー数が増えるほどメモリー帯域も増大している。なお「Xfire」というのは、HyperTransport Link経由でほかのCPUのメモリーをアクセスした場合の帯域

 反応はすぐに現れた。インテルは2002年11月、突如として「Northwood」コアのPentium 4を小改良。Hyper Threading Technologyを有効にすることで、IPCの向上を図った。続く2003年4月には、それまで533MHzだったFSBを、(次の667MHzを飛ばして)800MHzまで引き上げることにした。これに合わせて「Intel 865PE」や「Intel 875」といった新チップセットも投入される。

 このIntel 865PE/Intel 875は、DDR-400×2という構成で800MHz FSBに対応することになった。しかし2002年9月時点でのDDR-400は、「まだFeasibility Study」、つまり「適合性を調査している」レベルということが、当時のIntel Developer Forum(IDF)2002で明らかにされている。ところがその半年後に開かれたIDF Spring 2003では、いきなりValidation(実機での検証)まで飛んでいた。

2002年9月に開かれたIDF Fall 2002でのメモリーに関する講演資料より。この時点では「No plan by the industry to standardize」とまで言い切っていた半年後のIDF Spring 2003でのメモリーに関する講演資料より。インテル自身が標準化案を大急ぎで作り、これをJEDECに標準化原案とするように猛烈に働きかけた結果である

 通常はFeasibilityに続けて、「Init Spec」(初期スペック策定)、「Prototype」(試作品の製造とこれによる検証)、「Final Spec」(最終的なスペック策定)、「Evaluation」(最終スペックの評価と検証)を経て、Validationに移る。通常なら最低でも1年、下手をすると2年近くかかるプロセスを半年足らずで済ませてしまうあたり、いかにインテルがDDR-400の策定を急いだのかがよくわかる。

 これは少しでもメモリー帯域を引き上げることで、Hammerベース製品との性能ギャップを縮めようというインテルの努力の結果である。もちろんこれと並行して、次世代Pentium 4である「Prescott」の開発を急いだことも想像に難くない。

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン