ロードマップでわかる！当世プロセッサー事情 第104回

Mobile RAMからWideIOへ モバイル向けメモリーの進化

次世代の本命「WideIO」は遅れ気味
GPU向けの展開はあり得るか？

　LPDDR2に続いて、現在標準化作業の最中なのが「LPDDR3」と「WideIO」である。LPDDR3はLPDDR2の延長ながら、最大で6.4Gbpsまでの転送を可能にしたものだ。LPDDR3が検討されている理由は、後述するWideIOが「予想以上に」と言うか「予想通りに」と言うべきか、実現が遅れていて、中継ぎが必要と判断されたからである。

　LPDDR3は既存の技術の延長線上で実現できるから、WideIOが広く利用されるようになるまでの間に、急激に高まっている広帯域メモリーのニーズへの対処として、とりあえず投入したいというのがJEDECの意向である。

　そして最後に登場するのがWideIOである。かつては「3D-RAM」などとも呼ばれていたが、端的に言えば「TSV」(Through-Silicon Via：シリコン貫通ビア)を使ってメモリーを広帯域で接続しよう、というものである。

「TSV」を使った接続の模式図。シリコンチップを突き抜けて上下で配線が接続される。この図は2010年6月に開催された「MEMCON10」で、Hynix社マーケティング担当副社長のArun Kamat氏が発表した資料より引用

　従来のSDRAM系では、メモリーチップのピン数をそれほど増やせないから、DDRのように信号速度を上げることで、必要なメモリー帯域を確保しようとした。しかし信号速度向上にともなって、消費電力が増えてしまう問題がある。そこで、「ピンの数を大幅に増やしつつ信号速度を抑えることで、消費電力も低減しよう」というのが、WideIOの基本的な考え方である。

　まだ標準化までには時間が掛かるが、とりあえず最初に想定されているのは、128bit/チャンネルの帯域だ。これが4チャンネル(計512bit)のバス幅を持つ一方で、信号速度は200Mbpsに抑えることで、トータルでは12.8GB/秒の帯域を確保する計算になる。チップの容量も32Gbit品あたりまでは考慮している。これ以上が必要な場合は、上掲のスライドのように複数を積み重ねることになるだろう。

WideIOは今のところ、SDRでの接続を考えている(200MHzのクロックで1ピン辺り200Mbpsの転送速度)。これをDDRにすれば25.6GB/secになる。2011年5月にドイツで開催された「MEMCON 11」での講演資料より引用

　WideIOの標準化のスケジュールだが、2011年6月いっぱいでドラフト案の変更を終了し、9月に標準化したものをリリースしたいという話であった。メーカーの中にはもう少し楽天的なところもあり、たとえばST Ericsson社のC.Freund氏の資料では、2013年にはWideIOを実装した携帯電話用SoCをリリースできるとしている。携帯機器でもグラフィックス周りのメモリー帯域不足は如何ともしがたいようで、まずはここにWide IOを投入したいようだ。

WideIOとプロセッサーのロードマップ。MEMCON 11でのC.Freund氏の講演資料より引用

　ただしWideIOは、今のところモバイル用途のみを想定するという話である。問題なのは熱だ。TSVの説明スライドからもわかるとおり、WideIOはコントローラー上に直接メモリーチップが搭載される。この構造では、巨大なヒートシンクと冷却ファンが必要なPC向けCPUや、TDPが200Wを超える昨今のGPUに使うと、間違いなくメモリーチップが先に逝ってしまうだろう。

　またこうした高温環境では、熱による素材の変形やこれにともなうTSVの接続不良、材料の変質なども、かなりシビアな問題になってくるだろう。とにかく低消費電力が要求されるモバイル向けだからこそ、比較的早期に可能になったという話で、汎用プロセッサーとかGPUにこれが利用できる日はまだ遠いようだ。