ロードマップでわかる！当世プロセッサー事情 第101回

Ivy Bridgeで採用の新技術 トライゲートとはなにか？

リーク電流対策の本命？
トライゲート・トランジスター

　これらに続く手法としてインテルがずっと開発し続けていたのが、今回のお題となるトライゲート・トランジスターである。インテルがこれを最初に発表したのは2002年のこと。その後も開発の手を緩めずにきた。

トライゲート量産化実現までの道のりを示したスライド。「HVM」はHigh Volume Manufacturing(大量生産)の略

　最終的に、2009年に発表した22nmのSRAMで基礎研究は終了。そのまま「量産段階に持ち込めるレベルに達した」と判断され、2年かけて今度は量産のための技術開発が進められていた。これが一段落し、量産が開始できると判断されたことで今回の発表となったもようだ。

22nm SRAMは2009年のIDFで発表された。写真はインテル社長のポール・オッテリーニ氏(左)。この時点ではまだトライゲートの話は一切なかったが、右のスライドからわかるとおり、トライゲート・トランジスターをすでに利用していた

　トランジスターを三次元構造にすると何がいいか？　今回のトライゲート・トランジスターの構造は左下のスライドのようになっている。このスライドを図2と同じ向きで描くと、図4になる。左下スライドの右側を90度水平に回転させたのが図4、と考えていただければいい。

22nmのトライゲート・トランジスターの構造図。2002年の試作品(右)に比べると、随分幅が狭くなっており、他社が言うところの「Fin FET」に近い構造になっている。だが、インテルはあくまでトライゲートと主張している

図4 トライゲート・トランジスターの構造をゲートの横から見た図

　これまでのトランジスターでは、チャネル(ソースとドレインをつなぐ部分)はゲートのごく近くに限られていたし、長さはともかく幅は狭い範囲に限られていた。プロセスを微細化するとどうしても幅が狭くなるため、ある程度の電流量を確保しようとすると、電圧を上げる必要がある。しかし三次元構造を採用することで、チャネルの幅がずっと増えることになり、これによって抵抗が減るという理屈である。

　言うなれば、これまでの平面型(これをプレナー型と呼ぶ)トランジスターは、細いホースで水を送ってるようなものだった。ある程度の流量を確保するには水圧を上げねばならず、そうするとあちこちで漏水が発生してしまう。トライゲートはそれを太いホースに交換したようなもので、水圧をあげなくても十分な流量の水をスムーズに送れるようになり、水圧が低いから漏水の可能性も大幅に減るというわけだ。

平面型のトランジスター(左)とトライゲート・トランジスターでの電流の流れる経路のイメージ。黄色の粒が電流を示す

　トライゲートではもうひとつ、SOI的な効用もある。SOIとは「Silicon On Insulator」の略で、IBMが開発してAMDが全面的に採用したことで、おなじみの手法である。SOIはその名のとおり、「絶縁体(Insulator)の上にシリコンを構成する」というものだ。実装としては「PDSOI」(Partially-Depleted SOI、部分空乏型SOI、スライド左)と「FDSOI」(Fully-Deplated SOI、完全空乏型SOI、スライド右)がある。

PDSOIの構造。多くのSOIデバイスは、まだこのPDSOIの方式を採用しているが、FDSOIほどのメリットはない

FDSOIの構造。原理的にはFDSOIの方がメリットは大きいが、絶縁層の上のシリコンを均一にするのが厚みが少ないため難しく、ここにさまざまな構造を組み込むのも大変といった製造上の問題が、現状はまだ多い

　SOIではシリコン基板の下に絶縁層(Oxide)があることで、原理的にサブスレッショルドリーク電流が少なくなるほか、通常のシリコン基板と比較して高速動作が可能になり、その余裕を省電力化に向けることもできる。また絶縁層がある関係で、ノイズや放射線への耐性が通常のシリコン基板より強い。SOIが開発された当初は、航空宇宙関係など放射線への耐性が必要な製品に多く利用されていたほどだ。

　その一方で、PDSOIはそれほどコストがかからない代わりに、絶縁層の厚みを均一に保つのが難しく、特性が変化しやすいというデメリットがある。FDSOIは安定した特性を持つ代わりに、ウェハーのコストが大幅に上がるというデメリットがある。そのあたりをインテルは嫌っていた。これがトライゲートになると、構造的にはPDSOIの延長で作成可能で、高価なFDSOI対応のウェハーを使う必要がない。その割に特性はFDSOIに近いということで、いいことづくめというわけだ。