このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情第87回

難産のGF100で苦しんだ NVIDIA GPUの2009~2011年

2011年02月07日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

 前回はAMD GPUの最新ロードマップについて触れた。今回はNVIDIAである。こちらも以前の解説(14回)から、ずいぶん間が空いてしまった。14回の時点(2009年8月)では、「G200b」コアは登場していたものの「G21x」コアがまだリリース前、というタイミングでの記事だったので、今回はこのあたりから始めたいと思う。

NVIDIA GPUの2009~2011年ロードマップ
NVIDIA GPUの2009~2011年ロードマップ

メインストリーム以下にGT215/216/218を投入

 結局幻で終わった「GT212」コアと、それに続いて「GT215/216/218」コアが登場するという話は14回でご紹介したが、最終的にGT214はリリースされずに終わった。なぜかと言えば、GT215/216からそれほど間をおかずに「GF100」コアベースの製品を投入するので、問題がなければこちらに切り替えたほうがいい、という判断だったためと思われる。

GeForce GT 240搭載カードの例

 その判断の是非は後述するとして、NVIDIAの40nm世代はGT215ベースの「GeForce GT 240」と、GT216ベースの「GeForce GT 220」、そしてGT218ベースの「GeForce G210」の3本立てラインナップとなった。もっとも、これらは構成を見ればわかるとおり、メインストリーム~バリュー向けといった製品レンジである。ラインナップとしては、「G94b/G96b/G98」コアなどの55~65nmプロセスを使った「GeForce GT 1xx」シリーズや、これの元となった「GeForce 9600」以下の製品の置き換えでしかない。

 プロセスの微細化により消費電力が下がったほか、ダイサイズ縮小によりコスト削減も実現できたものの、描画性能改善といった観点ではまったく見るべきものはなかった。しかし、メインストリームよりやや上のマーケットに投入できるコアがなく、そのため(図には入れていないが)「GeForce GTS 250/240」といった製品が、55nmプロセスのG92bコアを使って再投入されたりするなど、相変わらずの混乱振りだった。

 また、14回では「GT3xxコアが投入されるか?」と書いたが、この世代はスキップされてしまい、実際にはGT215/216/218コアがOEM向けに、「GeForce 3xx」の型番を付け直してリリースされたのに留まる。

不在のハイエンドに投入されたGF100
ところが……

GF100ことGeForce GTX 480

 このような状況で、AMDに対する出遅れを挽回すべくNVIDIAは、2010年3月に新設計となる「GF100」コアを搭載した製品を「GeForce GTX 480」としてリリースする。これは同社では初めてとなるDirectX 11対応コアであり、内部構造をGPGPUに適した形に一歩進めた製品でもある。DirectX 11対応という観点では、テセレーション能力を大幅に高めた点でも注目される製品だった。

 ところがこの製品、リリース前から問題が広く知られるはめになる。まずひとつ目の問題は、529mm2と言われる巨大なダイサイズ。Itaniumクラスの巨大CPUでも、400mm2台が普通だ。それをはるかに上回るダイサイズの製品を、それよりはるかに安い価格で売ろうというのだから、余程歩留まりが高くないと困難なのだが、実際には非常に低かったのだ。

 もともと40nmプロセスともなると、統計論的な製造工程での揺らぎがかなり大きいため、安定して回路が動作するためには冗長性の確保が必要になる。特にこれは配線で使われる「VIA」で顕著になった。VIAと言ってもVIA Technologies社ことではなく、縦方向の貫通配線のことを指す。

 一般的に半導体は、最下層でトランジスターなどのロジック回路を構成して、その上に複数の配線層を構成してロジック回路同士を接続する。配線層の数は、最近では10層前後も珍しくない。当たり前だが、配線層そのものはロジック回路と(位置的に)平行に構成されるから、どこかでロジック層と配線層、あるいは配線層同士を接続してやる必要がある。

 これを担うのがVIAである。イメージ的には、何枚か重ねた紙をステープラーの針で留めるような感じだ。紙がロジック層あるいは配線層に相当し、針がVIAというわけだ。

 このVIAだが、プロセスを微細化してゆくと1ヵ所あたり1個のVIAでは、確率論的にうまく接続できないケースが増えてゆく(VIAの接触不良)。これを避けるためには、接続1ヵ所あたりに複数のVIAを作れば回避できることもよく知られている。だが、GF100の場合はあまりに回路が肥大化しすぎて、このVIAを複数設けられない(寸法的に複数のVIAを設置できない)という比率がかなり高まったらしい。

 しかもプロセスの微細化にともない、当初はちゃんと機能していたVIAが、寸法が小さすぎるために熱的な変形で機能しなくなるなどの要因により、後から機能不全に陥ることも多かった。これはチップそのものの信頼性を損なうことになる。

前へ 1 2 3 4 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン